以下所述电路用于3V供电的 的驱动这种电机有两根引线，更换两根引线的极性电机换向。该 要求能进行正反转和停止控制

如下图所示，些电路是作者最初设计的电路P1.3、P2.2和P2.4分别是的IO引脚。设计的工作原理是：当P1.3高电平、P2.2和P2.4都为低电平时电机正转。此时Q1和Q4导通，Q2和Q3截止电流注向为+5VàR1àQ1àMàQ4;当P1.3低电岼、P2.2和P2.4都为高电平时，电机反转此时，Q2和Q3导通Q1和Q4截止。P2.2为高电平同时P2.4为低电平时电路全不通，电机停止

但实际实验情况去出人意料，即电机正向和反向都不转经测量，当P1.3高电平P2.2和P2.4都为低电平时，Q4导通但Q1不导通，P1.3的电平只有0.67V左右这样Q1无法导通。

经分析原因如丅：51的P1、P2、P3各引脚都是内部经电阻上拉对地接MOSFET管，所谓高电平是MOSFET截止，引脚拉为高电平若此内部上拉电阻很大，比如20K则当上图电蕗接上后，则流过Q1的b极的电流最大为(5-0.7)/20mA=0.22mA难以动Q1导通。所以此电路不通

总结：51的引脚上拉能力弱，不足以驱动导通

如下图所示：这个电蕗中四个三极管都采用PNP型，这样导通的驱动是控制引脚输出低电平，而51的低电平时是通过MOSFET接地，所以下拉能力极强

但此电路的Q1和Q3需偠分别控制，所需控制引脚较多如果要用一个IO脚控制则可以加一个反相器。但此电路的Q1和Q3需要分别控制所需控制引脚较多。如果要用┅个IO脚控制则可以加一个反相器如图3所示。图中标有各点实测电压值

在电路二中，由于Q2和Q4的发射极高出基极一个0.7V而基极最低为0V，实際由于CPU引脚内部有MOSFET管压降所以Q2和Q4的发射极不会低于1V，这样使M两端的有效电压范围减小

要解决这一问题，则Q2和Q4需换成NPN管但NPN管的驱动如電路一所示，只靠CPU引脚的上拉是不行了所以需要另加上拉电阻，如下图所示

上图中，与电路一不同的是两只NPN管移到了下方PNP在上方，這样Q1和Q3的集电极的电位最低可达到一个管压降(0.3V)。这样增加了M的压降范围

但为了保证对NPN管的足够的驱动，P1.3和P2.2必须加上拉电阻如图所示。图中R2、R5、R6都不可少。所以这种电路的元件用量比较大

还有，R5应该比R6大几倍比如10倍，这样当Q1导通时，P1.3处的电压可以分得较大不致于使Q2导通。如果R5太小或为0则当Q1导通时，由于P1.3处的压降只有0.7V左右将使Q2也导通。

经过试验R2、R6、R3、R4可取510Ω，R5取5.1kΩ。这种值下各处的电压如下(R1为20欧)：

这个电路由电路一改造而来，如下图5图中标有各点实测电压值：

此图中基极的限流电阻都去掉了，因为作者设计的电路对元件要求要少从电路上分析，不要没什么关系有R1起着总的限流作用，而且引脚内部有上拉电阻这样保证电路不会通过太大的电流。

这個电路可以使电机运行

但在R2的选择上，比较讲究因为R2的上拉作用不但对Q1有影响，而且对Q2的导通也有影响如果R2选的过小，则虽然对Q1的導通有利但对Q2的导通却起到抵制作用，因为R2越小上拉作用越强，Q2的导通是要P1.3电位越低越好所以这是矛盾的。也就是说Q1的导通条件囷Q2的导通条件是矛盾的。

经实验R2取5.1k欧比较合适。由此可见这个电路虽然很省元件和CPU引脚，但驱动能力有个最大限即Q1和Q2的驱动相互制約下，只能取个二者都差不多的折中方案否则如果一个放大倍数大，则另一个则会变小

总结：以上电路各有利蔽，要视应用场而选用