PIE岗位职责_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
PIE岗位职责
上传于|0|0|文档简介
&&PIE岗位职责
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
你可能喜欢TMS320F28335 PIE中断学习
您好，欢迎来到61ic！
&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&&.&
您现在的位置：&&>>&&>>&&>>&&>>&正文
TMS320F28335&PIE中断学习
&&&热&&&&&★★★
【字体： 】
TMS320F28335&PIE中断学习
作者：&&&&文章来源：&&&&点击数：&&&&更新时间：&&&&
PIE中断可以支持96个独立中断，这些中断分为8个小组，每个小组包含12个中断。
CPU经过9个时钟周期获取中断向量地址和保存关键寄存器数据之后才能执行中断程序。
28335在CPU级支持一个不可屏蔽中断（NMI）和16个可屏蔽中断（INT1-INT14，RTOSINT,DLOGINT）。
PIE的用处：
The PIE vector table is used to store the address (vector) of each interrupt service routine (ISR) within thesystem.
PIE中断的作用机理：
1PeripheralLevelAn interrupt-generating event occurs in a peripheral. The interrupt flag (IF) bit corresponding to thatevent is set in a register for that particular peripheral.If the corresponding interrupt enable (IE) bit is set, the peripheral generates an interrupt request to thePIE controller. If the interrupt is not enabled at the peripheral level, then the IF remains set untilcleared by software. If the interrupt is enabled at a later time, and the interrupt flag is still set, theinterrupt request is asserted to the PIE.Interrupt flags within the peripheral registers must be manually cleared. See the peripheral referenceguide for a specific peripheral for more information.
PIE模块汇集8个外设和管脚中断进入一个CPU中断
PIE group1 ----group12分别对应了CPU中断1---中断12
对于不可屏蔽中断来说，它直接进入CPU级。
对于可屏蔽中断来说，PIE模块有相关的标志寄存器(PIEIFRx和PIEIERx)(x=1-------12)每一个位设为y(y=1-----8)
PIEIERx.y 和PIEIFRx.y，
除此之外，对于每一个PIE中断组来说(1----12)还有一个PIE响应标志位PIEACK，如PIEACKx(x=1----12)
机理如下：当有中断请求进入PIE控制器的时候，相关的PIE中断标志位PIEIFRx.y置高。如果PIE中断允许位PIEIERx.y也置高的时候，PIE控制器机会检查PIEACKx标志位来决定CPU是否已经准备好接收这个PIE中断组的中断。
如果PIEACKZx被清零了，那么PIE会把这个中断请求送到CPU级。
如果PIEACKx位置一，那么PIE就会等待直到这个标志位清零然后发送中断请求给CPU级的INTx。（TMS320F2833X SYSTEM CONTROL AND INTERRUPTS REFERENCE GUIDE）
一旦中断请求到达CPU级，CPU级和INTx相对应的中断标志位(IFR)置一，如果CPU中断允许寄存器(IER)或者调试中断允许寄存器(DBGIER)和全局中断屏蔽位(INTM)允许的话，CPU才会执行这个中断申请。
中断过程中需要手动清零的寄存器：
PIEACKx 写1 清零
PIE中断寄存器
BITS15-1:PIEVECT 中断向量表的地址(指向中断程序)
BIT0:ENPIE =1允许从中断向量表中获取中断程序入口地址
bit0~bit11 refers to PIE group 1~12
bit0~7 refers to INTx.1~INTx.8
bit0~7 refers to INTx.1~INTx.8 1：使能 0：禁能
CPU中断寄存器
3 XINTnCR 外部中断控制寄存器（支持XINT1~XINT7，n=1~7。XINT13和不可屏蔽中断XNMI多路复用）
00 Interrupt generated on a falling edge (high-to-low transition)01 Interrupt generated on a rising edge (low-to-high transition)10 Interrupt is generated on a falling edge (high-to-low transition)
11 Interrupt generated on both a falling edge and a rising edge (high-to-low and low-to-high transition)
BIT0 ENABLE 0 禁止中断 1 使能中断
4 XNMICR 外部NMI中断控制寄存器
00 Interrupt generated on a falling edge (high-to-low transition)01 Interrupt generated on a rising edge (low-to-high transition)10 Interrupt is generated on a falling edge (high-to-low transition)
11 Interrupt generated on both a falling edge and a rising edge (high-to-low and low-to-high transition)
BIT1 0-----INT13用于定时器1 中断 1----INT13用于XNMI_XINT13中断
BIT0 ENABLE 0 禁止中断 1 使能中断
(了解用，此寄存器认识不全table6--16)
文章录入：admin&&&&责任编辑：admin&
上一篇文章： 下一篇文章：
【】【】【】【】【】
　　网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）捷配欢迎您!
微信扫一扫关注我们
当前位置：&>>&&>>&&>>&PIE模块级中断
　　PIE模块复用8个外设中断向申请中断，这些中断被分成12组，每组有一个中断信号向申请中断。例如，PIE第l组复用CPU的中断1（NT1），PIE第12组复用CPU的中断12（INT12）。其余的中断直接连接到CPU中断上且不复用。
　　对于复用中断，在PIE模块内每组中断有相应的中断标志位（PIEIFRx.y）和使能位（PIEIERx.y）。除此之外，每组PIE中断（INT1～INT12）有一个响应标志位（PIEACK）。图给出了PIEIFR和PIEIER不同设置时的PIE硬件的操作。
　　图 典型的PIEPU响应流程图
　　一旦PIE有中断产生，相应的中断标志位（PIEIFRx．y）将置1。如果相应的PIE中断使能位也置1，则PIE将检查相应的PIEACKx以确定CPU是否准各响应该中断。如果相应的PIEACKx清零，PIE向CPU申请中断；如果PIEACKx置1，PIE将等待直到相应的PIEACKx清零才向CPU申请中断。　　欢迎转载，信息来源维库市场网（） &&来源:
技术资料出处:MIAOQIANG
该文章仅供学习参考使用，版权归作者所有。
因本网站内容较多，未能及时联系上的作者，请按本网站显示的方式与我们联系。
【】【】【】【】
上一篇：下一篇：
本文已有(0)篇评论
发表技术资料评论，请使用文明用语
字符数不能超过255
暂且没有评论!
12345678910
12345678910
12345678910
（IoT）是一个越来越复杂的生态系统。这是下一波创新，将人性化我们生活中的每一个对象，它是我们使用的每个对象的下一个自动化水平。物联网每天都会将越来越多的事情带入数字折叠，这可能使近海物流在不久的将来成为一个万亿美元的行业。为了了解物联网（IoT）的兴趣规模，只是检查了近期关于[][][][][][][][][][]
IC热门型号
IC现货型号
推荐电子百科DSP控制技术思考题与习题_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
DSP控制技术思考题与习题
上传于|0|0|暂无简介
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
定制HR最喜欢的简历
你可能喜欢}