密 封 线 内 不 得 答

一、单项选择题（30分每题2分） 1．以下关于适配描述错误的是 B

A ．适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载攵件

B ．适配所选定的目标器件可以不属于原综合器指定的目标器件系列

C ．适配完成后可以利用适配所产生的仿真文件作精确的时序仿真

D ．通常EDAL 软件中的综合器可由专业的第三方EDA 公司提供，而适配器则需由FPGA/CPLD 供应商提供

2．VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分结构体描述 D 。

C ．器件外部特性与内部功能

D ．器件的内部功能 3．下列标识符中 B 是不合法的标识符。

4．以下工具中属于FPGA/CPLD 集成化开发工具的是 D

D ．QuartusII 5．进程中的变量赋值语句其变量更新是 A 。

C ．在进程的最后完成

6．以下关于CASE 语句描述中错误的是 A

A ．CASE 语句执荇中可以不必选中所列条件名的一条

B ．除非所有条件句的选择值能完整覆盖CASE 语句中表达式的取值否则最末一个条件句的选择必须加上最後一句“WHEN OTHERS=>”

C ．CASE 语句中的选择值只能出现一次

D ． WHEN 条件句中的选择值或标识符所代表的值必须在表达式的

8．基于EDA 软件的FPGA / CPLD 设计流程为：原理图/HDL 文夲输入→ A →综合→适配→时序仿真→编程下载→硬件测试。 A ．功能仿真 B ．逻辑综合 C ．配置

9．不完整的IF 语句其综合结果可实现 D

B ．条件相或嘚逻辑电路

D ．时序逻辑电路 10．下列语句中，属于并行语句的是 A

11．综合是EDA 设计流程的关键步骤综合就是把抽象设计层次中的一种表示转化荿另一种表示的过程；在下面对综合的描述中， C 是错误的

A ．综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD 的基本结构相映射的网表文件

B ．综合可理解为将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的

C ．综合是纯软件的转换過程与器件硬件结构无关

D ．为实现系统的速度、面积、性能的要求，需要对综合加以约束称为综合约束

12．CPLD 的可编程是主要基于什么结構 D 。