关于电路的那些常识性概念
> 关于电路的那些常识性概念
关于电路的那些常识性概念
　　一.本文引用地址：　　集成电路的主要型式为晶体管-晶体管逻辑门(transistor-transistor&logic&gate)，大部分都采用5V电源。　　1.输出高电平Uoh和输出低电平Uol　　Uoh≥2.4V,Uol≤0.4V　　2.输入高电平和输入低电平　　Uih≥2.0V，Uil≤0.8V　　二.　　电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。电路的优点是噪声容限较宽，静态功耗很小。　　1.输出高电平Uoh和输出低电平Uol　　Uoh≈VCC，Uol≈GND　　2.输入高电平Uoh和输入低电平Uol　　Uih≥0.7VCC,Uil≤0.2VCC&(VCC为电源电压，GND为地)　　从上面可以看出:　　在同样5V电源电压情况下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V;而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电平，低电平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻。如果出现不同电压电源的情况，也可以通过上面的方法进行判断。　　如果电路中出现3.3V的COMS电路去驱动5V&CMOS电路的情况，如3.3V单片机去驱动74HC,这种情况有以下几种方法解决，最简单的就是直接将74HC换成74HCT(74系列的输入输出在下面有介绍)的芯片，因为3.3V&CMOS&可以直接驱动5V的TTL电路;或者加电压转换芯片;还有就是把单片机的I/O口设为开漏，然后加上拉电阻到5V，这种情况下得根据实际情况调整电阻的大小，以保证信号的上升沿时间。　　三.74系列简介　　74系列可以说是我们平时接触的最多的芯片，74系列中分为很多种，而我们平时用得最多的应该是以下几种：74LS，74HC，74HCT这三种，这三种系列在电平方面的区别如下：　　输入电平&输出电平　　74LS&TTL电平&TTL电平　　74HC&COMS电平&COMS电平　　74HCT&TTL电平&COMS电平　　————————————————————————————　　TTL和CMOS电平　　1、TTL电平(什么是TTL电平)：　　输出高电平&2.4V,输出低电平&0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平&=2.0V，输入低电平&=0.8V，噪声容限是0.4V。　　2、CMOS电平：　　1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。　　3、电平转换电路：　　因为TTL和COMS的高低电平的值不一样(ttl&5v&==&cmos&3.3v)，所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。　　4、OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。　　5、TTL和COMS电路比较：　　1)TTL电路是电流控制器件，而CMOS电路是电压控制器件。　　2)TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。　　3)COMS电路的锁定效应：　　COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。　　防御措施：&1)在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。　　2)芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。　　3)在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。　　4)当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS路得电&源，再开启输入信号和负载的电源;关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。　　6、COMS电路的使用注意事项　　1)COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。　　2)输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。　　3)当接长信号传输线时，在COMS电路端接匹配电阻。　　4)当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。　　5)COMS的输入电流超过1mA，就有可能烧坏COMS。　　7、TTL门电路中输入端负载特性(输入端带电阻特殊情况的处理)：　　1)悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。　　2)在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧&时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。　　8、TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢?那是因为当三极管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的&0，而是约0。而这个就是漏电流。　　开漏输出：OC门的输出就是开漏输出;OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。　　9、什么叫做图腾柱，它与开漏电路有什么区别?　　TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出，高电平400UA，低电平8MA　　————————————————————————　　CMOS&器件不用的输入端必须连到高电平或低电平,&这是因为&CMOS&是高输入阻抗器件,&理想状态是没有输入电流的.&如果不用的输入引脚悬空,&很容易感应到干扰信号,&影响芯片的逻辑运行,&甚至静电积累永久性的击穿这个输入端,&造成芯片失效.　　另外,&只有&4000&系列的&CMOS&器件可以工作在15伏电源下,&74HC,&74HCT&等都只能工作在&5伏电源下,&现在已经有工作在&3伏和&2.5伏电源下的&CMOS&逻辑电路芯片了.　　CMOS电平和TTL电平:　　CMOS逻辑电平范围比较大，范围在3～15V，比如4000系列当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。　　而对于TTL芯片，供电范围在0～5V，常见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出在&0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路与&TTL电路就有一个电平转换的问题，使两者电平域值能匹配。　　有关逻辑电平的一些概念&：　　要了解逻辑电平的内容，首先要知道以下几个概念的含义：　　1：输入高电平(Vih)：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。　　2：输入低电平(Vil)：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。　　3：输出高电平(Voh)：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。　　4：输出低电平(Vol)：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。　　5：&阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输&出，则必须要求输入高电平&&Vih，输入低电平　　对于一般的逻辑电平，以上参数的关系如下：　　Voh&&&Vih&&&Vt&&&Vil&&&Vol　　6：Ioh：逻辑门输出为高电平时的负载电流(为拉电流)。　　7：Iol：逻辑门输出为低电平时的负载电流(为灌电流)。　　8：Iih：逻辑门输入为高电平时的电流(为灌电流)。　　9：Iil：逻辑门输入为低电平时的电流(为拉电流)。　　门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路(OC)、漏极开路(OD)、发射极开路(OE)，使用时应审查是否接上拉电阻(OC、OD门)或下拉电阻(OE门)，以及电阻阻值是否合适。对于集电极开路(OC)门，其上拉电阻阻值RL应满足下面条件：　　(1)：RL&&&(VCC-Voh)/(n*Ioh+m*Iih)　　(2)：RL&&&(VCC-Vol)/(Iol+m*Iil)　　其中n：线与的开路门数;m：被驱动的输入端数。　　10：常用的逻辑电平　　·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等。　　·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列(5V&TTL和5V&CMOS)、3.3V系列，2.5V系列和1.8V系列。　　·5V&TTL和5V&CMOS逻辑电平是通用的逻辑电平。　　·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。　　·低电压的逻辑电平还有2.5V和1.8V两种。　　·ECL/PECL和LVDS是差分输入输出。　　·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。　　——————————————————————————　　OC门，又称集电极开路(漏极开路)与非门门电路，Open&Collector(Open&Drain)。　　为什么引入OC门?　　实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据(状态电平)用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。　　OC门主要用于3个方面：　　1、实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大;从确保足够的驱动电流考虑应当足够小。　　2、线与逻辑，即两个输出端(包括两个以上)直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流(灌电流)，而烧坏器件。在硬件上，可用OC门或三态门(ST门)来实现。&用OC门实现线与，应同时在输出端口应加一个上拉电阻。　　3、三态门(ST门)主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号(EN)中只允许有一个为有效电平(如高电平)，由于三态门的输出是推拉式的低阻输出，且不需接上拉(负载)电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。　　————————————————————————　　什么是OC、OD?　　集电极开路门(集电极开路&OC&或漏极开路&OD)　　Open-Drain是漏极开路输出的意思，相当于集电极开路(Open-Collector)输出，即TTL中的集电极开路(OC)输出。一般用于线或、线与，也有的用于电流驱动。　　Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区别。　　开漏形式的电路有以下几个特点：　　a.&利用外部电路的驱动能力，减少IC内部的驱动。&或驱动比芯片电源电压高的负载.　　b.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快;上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。　　c.&可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。　　d.&开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。　　正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。　　由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。　　线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。(而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。)　　OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大;反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一EDA与VHDL知识点总结与期末考试试卷及答案 (8)_中华文本库
第1页/共7页
EDA试卷及答案
一、单项选择题：（20分）
1．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为_____ D _____。
2．综合是EDA设计流程的关键步骤，在下面对综合的描述中，____ D _____是错误的。
A.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；
B.综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；
C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；
D.综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。
3．大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。
A. FPGA全称为复杂可编程逻辑器件；
B. FPGA是基于乘积项结构的可编程逻辑器件；
C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。
4．进程中的信号赋值语句，其信号更新是___C____。
A.按顺序完成；
B.比变量更快完成；
C.在进程的最后完成；
D.都不对。
5． VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述_____ B ______。
A.器件外部特性；
B.器件的内部功能；
C.器件的综合约束；
D.器件外部特性与内部功能。
6．不完整的IF语句，其综合结果可实现____ A ____。
A. 时序逻辑电路
B. 组合逻辑电路
C. 双向电路
D. 三态控制电路
7．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_____ B ____。 ①流水线设计 ②资源共享 ③逻辑优化④串行化 ⑤寄存器配平⑥关键路径法
8．下列标识符中，_____ B _____是不合法的标识符。
C. Not_Ack_0
D. signall
9．关于VHDL中的数字，请找出以下数字中最大的一个：____ A ______。
C. 10#170#
D. 16#E#E1
10．下列EDA软件中，哪一个不具有逻辑综合功能：____ B ____。
A. Max+Plus II
B. ModelSim
C. Quartus II
D. Synplify
第1页/共7页
寻找更多 ""海峡时报指数
香港恒生指数
吉隆坡综合指数
纽约道琼斯工商指数
.aeDA继续努力保护与域名有关的知识产权
阿联酋阿布扎比--(美国商业资讯)--为了在阿联酋实现地方互联网社区，阿联酋电信管理局(TRA)下属.ae域管理局(.aeDA)在保护注册用户的知识产权方面继续执行国际上的最佳做法。这符合其硬性规定，即执行与.ae国家/地区代码顶级域(ccTLD)运营及监督注册系统运营有关的所有政策。
为此，(.aeDA)已经出台了争端解决政策，并于2008年面向公众发布。该政策概述了解决原告间因阿联酋(ccTLD)域名注册与更新所引发的冲突的依据。因此，它对用户注册或使用所有的阿联酋ccTLD域名进行了约束，其中包括.ae ccTLD和(dotEmarat)阿拉伯ccTLD (.??????)下的域名。
Mohamed Nasser Al Ghanim阁下在评论.aeDA的工作以及其在保护知识产权方面所发挥的作用时表示："去年，我们推出了好几个域名注册阶段。注册包括政府机构、公司、商标以及公立及私立机构，目的就是鼓励并提倡在阿联酋使用域名，尤其是(.??????)，它对用户具有重大益处，能够帮助用户克服他们上网时可能面临的语言障碍。不得不承认，这些注册阶段可能已经导致注册用户在知识产权方面产生了一些纠纷，而这也正是.aeDA发挥关键作用的地方，从而保护知识产权并确保域名被合法用户恰当使用，最终保护知识产权免遭非法使用。"
为了避免纠纷，保护知识产权，.aeDA规定，在申请域名时，申请者必须确保为支持注册申请所提供的所有信息均真实、完整、无误，且没有以任何方式误导他人；并且，域名注册申请不存在恶意。
Al Ghanim补充说："尽管在域注册人方面没有限制，但是却有强制遵循的法规政策。举例来说，不得以技术、道德或文化理由注册保留域名列表下的域名。另外，.aeDA在说明中明确指出，注册用户应清楚了解其政策中所规定的相关责任，并且，在选择诸如商标等名称时不得侵犯他人的知识产权。"
.aeDA由联邦政府部门-电信管理局创办，它将一如既往地为保持最佳.ae ccTLD管理实践以及公正、透明地管理.ae域而努力。
垂询详情，请访问：
*资料来源：
免责声明：本公告之原文版本乃官方授权版本。译文仅供方便了解之用，烦请参照原文，原文版本乃唯一具法律效力之版本。
联系方式：
电信管理局 Huda Al-Mutawwa 企业公关总监 阿联酋阿布扎比 +971-2-611-8250
版权所有。先锋出版私人有限公司。要达到最佳浏览效果，请用Mozilla Firefox 3.0以上。:::杭州康芯电子有限公司:::
首页>新闻信息
《EDA技术实用教程》申报国家精品教材
教材的特点与创新点：
1VHDLVHDLEDAVHDLVHDLRTLVHDLVHDLVHDLRTL
2EDAEDAEDAEDA
第4章、第6章，第7章，第8章，第13章。
这5章中，前4章的主要特色是将过去普遍认为难教，难学，费学时的VHDL语言教学，通过有特色的讲授方法有了彻底的改变，许多实用此教材的老师都给予了很好的评价。方法是VHDLVHDLVHDLVHDLVHDL
CAI2003EDACAIEDAITIC
EDA项；北京化工大学全国二等奖1项；华北电力大学全国二等奖1项；宁波大学信息学院全国二等奖1项；安徽建筑工程学院全国二等奖1项；天津工业大学全国二等奖1项；广东工业大学全国二等奖1项；江西理工大学全国一等奖2项；华东交通大学：全国二等奖1项；桂林电子工业学院：全国二等奖1项；杭州电子科技大学：全国一等奖2项，全国二等奖1项等。
EDAEDAEDAAlteraEDA/SOPCEDA。且ATPPEDA/SOPCEDA/SOPCALTERABob Xu20054--ALTERAEDA/SOPCEDA
注：ALTERA已在多省建立了EDA/SOPC联合培训中心。每省通常选择一个重点大学，如选择上海的复旦大学、江苏的东南大学、四川的电子科技大学、北京的清华大学、黑龙江的哈工大、广东的华南理工大学、辽宁的东北大学等。
作者自评：
该书符合人才培养目标及本课程教学的要求。在取材、深度设置、份量安排等方面都比较适当，且使用单位多；普通高校和许多重点大学（约80所高校，包括高职高专院校），将其选作本校的EDA技术相关的课程。
该符合认知规律，对学生富有启发性，容易入门，便于学习，有利于激发学生学习兴趣及创新能力的培养。该书能反映本学科国内外科学研究和教学研究的先进成果。完整地表达本课程应包含的知识，反映其相互联系及发展规律，结构严谨。注重理论联系实际。全书层次比较分明、叙述条理清楚，教材体系完整。
&& EDAEDAEDAVHDL
EDAEDAVHDL
&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&&
杭州康芯电子有限公司 版权所有 （技术支持）
地址：杭州市拱墅区北部软件园祥茂路16号威格科技园C座303室 邮编：310012
邮箱：kxsoc@ &网站建设：
友情链接：&&&&&&&&}