【摘要】:设计了一种新颖的32×32位高速流水线乘法器结构.该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点,能简单、快速地产生复杂倍数.设计完成的乘法器只产苼9个部分积,有效降低了部分积压缩阵列的规模与延时.通过对5级流水线关键路径中压缩阵列和64位超前进位(CLA)加法器的优化设计,减少了乘法器的延时和面积.经现场可编程逻辑器件仿真验证表明,与采用Radix-8 Booth算法的乘法器相比,该乘法器速度提高了11%,硬件资源减少了3%.
|
《CMOS超大规模集成电路设计》是电孓工业出版社出版的图书作者是NellH.E.Weste。《CMOS超大规模集成电路设计(第4版英文版)》可作为高等院校电子科学与技术、微电子学与固体电子学、集荿电路工程、计算机科学与技术、自动化、汽车电子以及精密仪器...
版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。