Delta-Sigma(Σ-Δ) AD转换器原理及PSPICE仿真_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Delta-Sigma(Σ-Δ) AD转换器原理及PSPICE仿真
||文档简介
总评分4.4|
浏览量8382
&&通​俗​易​懂​的​D​e​l​t​a​-​S​i​g​m​a​ ​A​D​转​换​器​原​理​说​明​,​简​单​易​行​的​P​S​P​I​C​E​仿​真​实​例​。
阅读已结束，如果下载本文需要使用2下载券
想免费下载本文？
下载文档到电脑，查找使用更方便
还剩6页未读，继续阅读
你可能喜欢Sigma-Delta ADC 时序总结（一） - goodgoodstudy - 中国电子顶级开发网(EETOP)-电子设计论坛、博客、超人气的电子工程师资料分享平台
- Powered by X-Space
Sigma-Delta ADC 时序总结（一）
& 16:43:32
/ 个人分类：
原创，转载请注明出处。pll_sigma-delta 这是用simulink仿真的一个小数分频锁相环（fraction_N PLL）， 了 modu matlab 238万源代码下载-
&文件名称: pll_sigma-delta
& & & & &&]
&&所属分类:
&&开发工具: matlab
&&文件大小: 18 KB
&&上传时间:
&&下载次数: 1
&&提 供 者:
&详细说明：这是用simulink仿真的一个小数分频锁相环（fraction_N PLL），使用了sigma-delta modulator和8/9预分频，这只是其中一部分，如果再想实现细节，还有待更深入，可以联系我qq-fraction_N PLL using simulink(2013a),it includes sigma-delta modulator and 8/9 prescaler
文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉):
&&SDM_withprescaler.slx
&近期下载过的用户:
&输入关键字，在本站238万海量源码库中尽情搜索：你的位置：
CT sigma-delta ADC cadence 仿真问题求大神解答
本人做了一款CT sigma-delta ADC，各模块电路已经实现，但是在级联成系统仿真的时候发现，各级积分器的输出基本上是在高低点评之间切换，这样使得比较器输出结果也是0、1交替。反馈DAC采用的是电流反馈；
猜测问题是由反馈电流引起的，因为仿真发现，在实际电路工作时，DAC输出的两路相反的电流大小事不相等的，这主要是由于输入信号源会向DAC灌进电流，使得两端电流大小不同。但是也不知道，这种电流反馈DAC实际工作的时候就是这种情况，还是怎么样？
跪求大神指点！！判断系统是否稳定，就看积分器的输出是否会溢出就可以了。另外，这个稳定的问题在设计ADC系数的时候就已经决定了，不用Simulink仿真。
UID867589&帖子501&精华0&积分2353&资产2353 信元&发贴收入2690 信元&推广收入0 信元&附件收入34 信元&下载支出4369 信元&阅读权限50&在线时间379 小时&注册时间&最后登录&
xuriver2012
& & 谢谢回复，是不是只要保证每级积分器的输出不超过FS就能保证稳定性？反馈系数之类的需要scaling，如果怎么scale都不能使得每个积分器的输出在FS之内，是不是就说明这个积分器不稳定？
UID1108851&帖子348&精华0&积分6077&资产6077 信元&发贴收入1785 信元&推广收入0 信元&附件收入1989 信元&下载支出2008 信元&阅读权限50&在线时间566 小时&注册时间&最后登录&
一般来说，如果在大信号的情况下积分器输出不会溢出，那么这样的传输函数就是稳定的。积分器的输出在设计时就应该保持在一个合理的范围内，否则太大的话，即使没有到FS，也会因为输出幅度过大，导致稳定时间比较长等问题，影响到电路的性能。
UID1042594&帖子157&精华0&积分11330&资产11330 信元&发贴收入795 信元&推广收入0 信元&附件收入0 信元&下载支出2225 信元&阅读权限70&在线时间785 小时&注册时间&最后登录&
<td class="t_msgfont" id="postmessage_) 对于多阶SDM，每一个积分器的输出应该调整到多少为合适呢？full scale？为什么呢？
我选择在0.4以内。否者需要大摆幅OTA，非线性会导致SNDR变差。我个人的一点想法。
[通过 QQ、MSN 分享给朋友]
欢迎访问 TI 热门产品应用指南}