专科《数字逻辑》复习题库及答案95-第2页
上亿文档资料，等你来发现
专科《数字逻辑》复习题库及答案95-2
2.奇偶校验码不但能发现错误，而且能纠正错误；5.根据反演规则，逻辑函数F?AB?CD?AC的；G?A,B,C,D??BD?CD?ACD?ABD；??；与逻辑函数；7.若函数F和函数G的卡诺图相同，则函数F?和函；9.三态门有三种输出状态（即输出高电平、输出低电；11.同一逻辑电路用正逻辑描述出的逻辑功能和用负；12.对时钟控制触发器而言，时钟脉冲确定触发器
2. 奇偶校验码不但能发现错误，而且能纠正错误。错误 3. 二进制数0.0011的反码为0.1100。错误 4. 逻辑代数中，若A?B = A + B，则有A=B。正确5. 根据反演规则，逻辑函数F?AB?CD?AC的反函数F?A?B?C?D?A?C错误 6. 用卡诺图可判断出逻辑函数F?A,B,C,D??BD?AD?CD?ACDG?A,B,C,D??BD?CD?ACD?ABD互为反函数。正确??与逻辑函数7. 若函数F和函数G的卡诺图相同，则函数F?和函数G相等。错误 8. 门电路带同类门数量的多少称为门的扇出数。正确9. 三态门有三种输出状态（即输出高电平、输出低电平和高阻状态），分别代表三种不同的逻辑值。错误 10. 触发器有两个稳定状态：Q?1称为“1”状态，Q?0称为“0”状态。错误11. 同一逻辑电路用正逻辑描述出的逻辑功能和用负逻辑描述出的逻辑功能应该一致。错误12. 对时钟控制触发器而言，时钟脉冲确定触发器状态何时转换，输入信号确定触发器状态如何转换。正确 13. 采用主从式结构，或者增加维持阻塞功能，都可解决触发器的“空翻”现象。正确14. 设计包含无关条件的组合逻辑电路时，利用无关最小项的随意性有利于输出函数化简。正确15. 对于多输出组合逻辑电路，仅将各单个输出函数化为最简表达式，不一定能使整体达到最简。正确 16. 组合逻辑电路中的竞争是由逻辑设计错误引起的。错误17. 在组合逻辑电路中，由竞争产生的险象是一种瞬间的错误现象。正确 18. 同步时序逻辑电路中的存储元件可以是任意类型的触发器。错误 19. 等效状态和相容状态均具有传递性。错误 20. 最大等效类是指含状态数目最多的等效类。错误21. 一个不完全确定原始状态表的各最大相容类之间可能存在相同状态。正确22. 同步时序逻辑电路设计中，状态编码采用相邻编码法是为了消除电路中的竞争。错误 23. 同步时序逻辑电路中的无效状态是由于状态表没有达到最简导致的。错误24. 如果一个时序逻辑电路中的存储元件受统一时钟信号控制，则属于同步时序逻辑电路。正确 25. 电平异步时序逻辑电路不允许两个或两个以上的输入同时为1。错误26. 电平异步时序逻辑电路中各反馈回路之间的竞争是由于状态编码引起的。错误 27. 并行加法器采用超前进位的目的是简化电路结构。错误28. 进行逻辑设计时，采用PLD器件比采用通用逻辑器件更加灵活方便。正确 29. 采用串行加法器比采用并行加法器的运算速度快。错误四、简答题1. 与普通代数相比逻辑代数有何特点？2. 什么是逻辑图？试述由逻辑函数画出逻辑图的方法？ 3. 逻辑函数式、真值表和逻辑图三者之间有什么关系？ 4. 代数法化简主要有哪些步骤？ 5. 卡诺图在构造上有何特点？6. 已知函数的逻辑表达式怎样得到它的卡诺图？ 7. 组合逻辑在结构上有何特点？8. 在数字电路中为什么要采用二进制？它有何特点？ 9. 机器数与真值有何区别?10. 在进行逻辑设计和分析时我们怎样看待无关项？11. 什么叫最小项和最大项?为什么把逻辑函数的“最小项之和”表达式及“最大项之积”表达式称为逻辑函数表达式的标准形式?12. 用代数化简法化简逻辑函数与用卡诺图化简逻辑函数各有何优缺点? 13. 用&或非&门实现逻辑函数的步骤主要有哪些？ 14. 为什么要进行组合逻辑电路的分析？ 15. 与组合电路相比，时序电路有何特点？ 16. 什么叫最大相容类?17. 简述触发器的基本性质。18. 为什么同步时序电路没有分为脉冲型同步时序电路和电平型同步时序电路？ 19. 异步时序逻辑电路与同步时序逻辑电路有哪些主要区别?
20. 设[X]补=x0.x1x2x3写出下列提问的条件：⑴ 若使X&1/8，问x0，x1，x2，x3应满足什么条件？⑵ 若使1/8&X&1/2，问x0，x1，x2，x3应满足什么条件？⑶ 若使X&-1/2，问x0，x1，x2，x3应满足什么条件？五、计算题1. 将下列逻辑函数化简成最简与或表达式。 （1）F?(A?B)(A?B)(B?C)(B?C?D)（2）F?B?BC?CA?AB?BC?CA
2. 用一片3入8出译码器和必要的逻辑门实现下列逻辑函数：
F1?AC?ABCF2?AB?ABCF3?AC?AB3. 试用T4193四位二进制同步可逆计算器构造如下图所示的模14的加法计数器。→→→1000
↓ ←←←10014. 分析图中时序逻辑电路，要求：(1)指出该电路是同步还是异步时序逻辑电路？属于Mealy模型还是Moore模型？ (2)作出状态表(3)说明电路逻辑功能 5. 输入变量中无反变量时，用与非门实现下列逻辑函数F（A，B，C，D）= ∑m（2，3，5，6） 6.F的逻辑表达式。
7. 由与非门构成的某议案表决电路如下图所示，其中A、B、C、D表示四个人，同意时用1表示，Z为1时表示议案通过。（1）分析电路，列出真值表，说明议案通过情况共有几种；（2）分析A、B、C、D中谁权力最大。 8. 已知基本RS触发器逻辑图如下，试填其功能表。9. 用卡诺图化简下面函数求出它的最简与或表达式。F(A,B,C,D)??(0,2,8,9,10,11,12,14)??d(5,7,13,15)10. 下图中设初态QDQQQ?0000，试分析该电路。为0。12. 用代数法证明等式AB?AC?AB?AC13. 试用T触发器和门电路构成时钟控制R?S触发器。14. 设计一个组合逻辑电路，该电路输入端接收两个两位无符号二进制数A?A?A1A0?和B?B1B0?，当A?B时，输出F为1，否则F为0。试用合适的逻辑门构造出最简电路。 11.设计一个组合电路，用来判断输入的四位8421BCD码A，B，C，D当其值大于或等于5时，输出为1，反之输出 《数字逻辑》复习题库参考答案四、简答题1. 逻辑代数与普通代数相似子处在于它们都是用字母表示变量，用代数式描述客观事物间的关系，但不同之处是逻辑代数是描述客观事物间的逻辑关系，逻辑函数表达式中的逻辑变量的取值和逻辑函数值都只有两个值，即0、1。这两个值不具有数量大小的意义，仅表示客观事物的两种相反的状态。 2．用逻辑门电路实现的逻辑函数关系。
变换用门电路实现3 3．可以互相转换4．用代数转换法求一个函数“最小项之和”的形式，一般分为两步。
第一步：将函数表达式变换成一般“与―或”表达式。
第二步：反复使用X?X?Y?Y将表达式中所有非最小项的“与项”扩展成最小项。5． (1)n个变量的卡诺图由2的n次方个小方格组成，每个小方格代表一个最小项；
(2)卡诺图上处在相邻、相对、相重位置的小方格所代表的最小项为相邻最小项。6．如果逻辑函数表达式是最小项之和的形式，则只要在卡诺图上找出那些同给定逻辑函数包含的最小项相对应的小方格，并标以1，剩余小方格标以0，就得到该函数的卡诺图。7．电路由门电路过程，不含记忆元件；输入信号是单项传输的电路中不含反馈回路。8．二进制的特点①二进制数只有0和l两个数码，任何具有两个不同稳定状态的元件都可用来表示1位二进制数。②二进制运算规则简单。③二进制数的数码0和l，可与逻辑代数中逻辑变量的&假&和&真&对应起来。也就是说，可用一个逻辑变量来表示一个二进制数码。这样，在逻辑运算中可以使用逻辑代数这一数学工具。 9．机器数其符号与数值一起二进制代码化。10. 由于无关最小项对应的输入变量取值组合根本不会出现，或者尽管可能出现，但相应的函数值是什么无关紧要。所以，在变量的这些取值下，函数可以任意取值0或l。11．最小项是一种特殊的乘积项。设有一个n变量的逻辑函数，在n个变量组成的乘积项 (“与”项)中每一个变量或以原变量或以反变量的形式出现一次，且仅出现一次，这个乘积项称，为n个变量的最小项。最大项是一种特殊的和项。没有一个n变量的逻辑函数，在n个变量组成的和项(“或项)中，每一个变量或以原变量或以反变量的形式出现一次，且仅出现一次，这个和项称为n个变量的最大项。表示形式是唯一的。12．卡诺图法直观但不适合变量多的函数化简。 13. 用&或非&门实现逻辑函数的步骤为：第一步：求出函数的最简&或-与&表达式；第二步：将最简&或-与&表达式变换成&或非-或非&表达式；
第三步：画出逻辑电路图。14. 需要推敲逻辑电路的设计思想，或者要更换逻辑电路的某些组件，或者要评价它的技术经济指标。这样，就要求我们对给定的逻辑电路进行分析。15. 结论：与组合电路相比，时序电路的输出不仅与此时输入信号有关，还与电路原来的状态有关。电路中具有存储文件。16. 若一个相容类不是任何其它相容类的子集时，则该相容类称为最大相容类。17. 触发器具有以下两个基本性质：①触发器有两个稳定的工作状态，一个是&1&状态，另一个是&0&状态。当无外 ??界信号作用时，触发器维持原来的稳定状态，并能长期保持下去；②在一定的外界信号作用下，触发器可以从一个稳定状态翻转为另一个稳定状态，而且在外界信号消失后，仍能保持更新后的状态。18. 在同步时序电路中，输入信号虽然有脉冲和电子两种形式，但是在同步时钟信号的前沿或后沿控制下它们作用于电路后引起电路状态的变化都是相同的19．若激励状态与二次状态不相同，则电路处于非稳定状态。20. 因为[X]补=x0.x1x2x3，要X &0时，必须x0 =0，此时由于X=(1/2)x1+(1/4)x2+(1/8)x2，故： 1.要X &1/8时，x0，x1，x2，x3应满足: x0 =0,且x1?x2=1,即x1，x2至少有一个为1; 2.要1/8&X&1/2，x0，x1，x2，x3应满足: x0qx1=0，且x2qx3=1;3.要X &0时，必须x0 =1，注意到负数补码的数值位是原码取反加1，故可得：
要使X&-1/2，x0，x1，x2，x3应满足：x0qx1=1，且x2+x3=1;五、计算题1． (1) F?AB?AC
(2) F?A?B?C
2． 解：F1?AC?ABC?m0m2m3 F2?AB?ABC?m0m1m7F3?AC?AB?m4m5m7 逻辑电路如下：A1B2C 3 3．解： CP “1包含各类专业文献、各类资格考试、文学作品欣赏、外语学习资料、幼儿教育、小学教育、中学教育、应用写作文书、生活休闲娱乐、专业论文、专科《数字逻辑》复习题库及答案95等内容。　
　《数字逻辑》总复习题《数字逻辑》总复习题隐藏&& 《数字逻辑》总复习题 数字逻辑》 1、用卡诺图法化简下列各式。 2、利用与非门实现下列函数,并画出逻辑图。... 　东莞理工学院(本科)试卷(A 卷) 2010 --2011 学年第 1 学期 《数字逻辑》试题答案和评分标准开课单位: 计算机学院 ,考试形式:闭卷,允许带 入场 年级专业: ... 　北京师范大学网络教育(专升本)2014英语(二)招生入学考试复习备考题库及参考答案_研究生入学考试_高等教育_教育专区。北京师范大学网络教育招生入学考试 (专科起点升本科... 　电子科技大学中山学院试题标准答案及评分标准 ( 学年第一学期)课程名称 命题人 基本要求 数字逻辑设计及应用 石建国 考试班级 送题时间 试题套数 考试... 　《数字逻辑》(第二版)习题答案(欧阳星明主编)《数字逻辑》(第二版)习题答案(欧阳星明主编)隐藏&& 习 题 六 ? 1 分析图1所示脉冲异步时序逻辑电路。? (1)... 　数字电路期末复习题(附答案)《数字逻辑与电路》复习题第一章一、选择题 1.以下代码中为无权码的为 A. ... 　2011 期末数字逻辑练习题 一、简单解答题 1、将十进制数 146.25D 转换成为十六进制数(保留小数点后二位),再转换成为二进制数。 2、先将十进制数 163.24D ... 　数字逻辑设计实验复习试题及...课程名称 实验项目名称 学生姓名 实验成绩 数字逻辑设计实验 数字逻辑设计实验五... 　《数字逻辑技术》习题与复习题 隐藏&& 《数字逻辑技术》课程习题答题请先抄题目再解答,书写整齐,求解步骤完整,所需图表、公式齐全。 第 1 章习题【1.1】②④【...数字电路逻辑函数化简步骤.不是卡诺图F=Acd+BC+bD+Ab+aC+bc(我这里的小写表示反变量,都是各自独立的反变量)_百度作业帮
数字电路逻辑函数化简步骤.不是卡诺图F=Acd+BC+bD+Ab+aC+bc(我这里的小写表示反变量,都是各自独立的反变量)
数字电路逻辑函数化简步骤.不是卡诺图F=Acd+BC+bD+Ab+aC+bc(我这里的小写表示反变量,都是各自独立的反变量)
是A+b+C么?我是这样做的,找Ab和aC的蕴涵项bC和bc合成b,就可以把bD、bA也删了,找BC和bD的蕴涵项CD,和Acd合成A+CD,找BC和Ab的蕴涵项AC和aC合成C,把CD删了,最后得出A+b+C. 如果A后面是CD非的话是这样,如果A后面是C非D非的话,CD和Acd就不能合,结果是b+C+Acd扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
数字电路与系统设计- 逻辑函数的卡诺图化简
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口}