试设计一个60进制的同步加同步七进制减法计数器器,时钟端为clk,计数输出端为q

(3)要求电路在设定的N个状态中間循环:若用M进制计数器实现从某状态开始计数到另一状态结束的N进制计数功能就应该设法使计数器计到预定状态之后,产生一个置数信号并在下一个时钟到来时将计数器置成初态,然后从初态再重新开始计数

1. 用74LS90构成一个十进制的加同步七进制减法计数器器

(1)使用74LS90,按照图7-2(a)连接实验电路将实验仪上逻辑笔单元的信号源,通过拨码开关将输出频率设置为1H Z送入CP1端,Q D、Q C、Q B、Q A接至发光二极管的电平輸入插孔或连接至LED数码显示器,R01、R02端接逻辑电平开关先使

R01、R02端为高电平1,使计数器清零然后使R01、R02端为低电平,计数器开始计数

(2)自拟表格,记录实验结果

2. 用74LS90构成一个三十三进制的加同步七进制减法计数器器

(1)使用74LS90构成电路,要求电路能够完成0-32计数

(2)画出邏辑电路连接图,自拟实验内容和步骤连接实验电路进行测试。

(3)自拟表格记录实验结果。

3. 同步十进制双时钟可逆计数器74LS192的应用

(1)用同步加减计数器74LS192构成35秒倒计时计数器完成35-0计数。

(2)用同步加减计数器74LS192构成与学号相同进制的减同步七进制减法计数器器

以上实驗内容1.、2.、3.均要求画出逻辑电路图,拟订实验内容及步骤列出使用仪器及元器件清单,用Multisim仿真并打印电路图及输出波形图。在实验仪仩连接电路完成测试自拟表格记录实验结果。

1. 复习教材中有关异步和同步计数器的工作原理

2. 查阅有关资料,熟悉所用集成电路芯片的邏辑功能及引脚图画出电路接线图。

3. 画出实验数据记录表格

1. 说明时序逻辑电路的特点,与组合逻辑电路的区别

2. 说明同步时序电路和異步时序电路的区别。

3. 用中规模集成计数器芯片构成任意进制计数器常用的方法有几种它们各有什么特点?

4. 如何判断计数器能否自启动

5. 简述设计时序电路的一般过程。

}

课程名称:《数字电子技术》

(夲卷满分100分考试时间120分钟)

一、填空题(本大题共11题,每空2分共32分)

码。 2. 满足输入全为1输出才为0的逻辑关系有 。

1位数值比较器比較结果为A>B 时,输出F=

4. 74148是8线-3线优先编码器,编码输入7I 的优先级别最高0I 优先级别最低。当使能

5. TTL 与非门多余输入端的处理方法是

6. TTL 与非门的灌電流负载发生在输出 电平情况下,负载电流越大则

7. TTL 三态门的三种可能的输出状态分别是 、 和 。 8. 时序电路一般由 和 两部分组成 9. 要存储16位②进制信息需要 个触发器。

10. 有一个移位寄存器高位在左边,低位在右边欲将存放在该移位寄存器中的二进制数

乘上十进制数8,则需将該移位寄存器中的数左移 位需要 个移位脉冲。 11. TTL 电路如图所示输出端表达式为P 2= 。

二、选择题(本大题共5题每小题2分,共10分)

1. 触发器的1狀态指的是Q 和Q 分别为(

D.1,0 2. 下列触发器中对输入信号有约束条件的是( ) A.基本RS 触发器 B.主从JK 触发器 C.边沿D 触发器 D.T 触发器

3. 以下关于时序逻辑电路的描述不正确的是( )。 A. 电路在任意时刻的输出与该时刻的输入信号有关 B. 输出与电路的原状态有关

C. 仅仅由逻辑门电路组成的电路不是时序逻輯电路

D. 含有从输出到输入的反馈回路

4. 同步计数器和异步计数器比较同步计数器的显著优点是(

C.电路简单 D 不受CP 时钟控制. 5. 在下列电路中,不屬于时序逻辑电路的是( ) A.计数器 B.寄存器 C.全加器

三、计算题(本大题共2题,共13分)

写出其最简与-或表达式和或-与表达式 2. (5分)函数)(C B B A Y ⊕⊕=,求反函数并化为最简与或式

四、分析设计题(本大题共4题,共45分)

1. (10分)8选1数据选择器74HC151实现逻辑函数Y 请写出Y 的逻辑表达式。

2. (10分)某同学参加四门课程考试规定(1)课程A 及格得1分,不及格为0分;(2)课

程B 及格得2分不及格为0分;(3)课程C 及格得4分,不及格为0分;(4)课程D 及格為5分不及格为0分。若总得分大于8分(含8分)则可结业。试用与非门实现上述逻辑要求

3. (15分)试分析下图所示时序电路的逻辑功能。

}
<h3>
【简答题】请问国内连锁便利店洳何创新,日本模式是否适用,为什么?
</h3>
<h3>
【简答题】11.由集成4位同步加同步七进制减法计数器器74LS161构成 的电路如图6-90所示,写出异步清零端Rp的逻辑J式,画出電路的状态转换图,说明其构成多少进制计数器,并画出一个循环周期的时序波形图
</h3>
<h3>
【判断题】加法器不属于时序逻辑电路。
</h3>
<h3>
【简答题】4.采鼡与非门设计下列逻辑电路: (1) 3变量非一致电路; (2) 3变量判奇电路(含1的个数); (3) 3变量多数表决电路
</h3>
<h3>
【简答题】10.试用集成双向移位寄存器74HC194构成模8计数器,偠求有效状态循环为- - -1100→1000→0000采用左移方式并能自启动,画出实现的电路图及全部状态转换图。
</h3>
<h3>
【简答题】8.利用下降沿边沿JK触发器实现2位同步二進制可逆计数器, 控制输入为X当X =0时,实现二进制加同步七进制减法计数器器:当X = 1时,实现二进制减同步七进制减法计数器器。
</h3>
<h3>
【判断题】编码器能将特定的输入信号变为二进制代码;而译码器能将二进制代码变为特定含义的输出信号,所以编码器与译码器使用是可逆的
</h3>
<h3>
【简答题】25.由計数器和数据选择器构成的序列信号发生器如图6-98所示,试写出在时钟脉冲作用下,电路状态转换表和输出Y的序列,并说明D触发器的作用。
</h3>
<h3>
【简答題】23.试用两片4位双向移位寄存器74HC194构成8路顺序脉冲发生器,要求能自启动
</h3>
<h3>
【简答题】6.有一水箱由大、小两台泵ML和MS供水,如图4-63所示。水箱中在A、B、C 3个水位设置了检测元件水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过C点时水泵停止工作;水位低于C点而高于B点时MS单独工作;水位低于B点而高于A点时ML单独工作;水位低于A点时,ML和MS同时工作试列出逻辑函数并画出控制电路图。
</h3>
<h3>
【简答题】4. 分析图6-87所示异步时序逻辑电路,画出电路的状态转换图及时序图,说明其逻辑功能和能否自启动
</h3>
<h3>
【单选题】第二次社会大分工產生了专门从事商品交换的商人
</h3>
<h3>
【判断题】组合逻辑电路任意时刻的稳态输出,与输入信号作用前的电路原来状态有关。
</h3>
<h3>
【简答题】18.试用反饋置数法分别将两片74LS161和741S160接成三十七进制计数器,设初态为零
</h3>
<h3>
【简答题】5.异步时序逻辑电路如图6-88所示,试列出其状态转换表,并分析其逻辑功能,說明能否自启动。
</h3>
<h3>
【判断题】用4选1数据选择器不能实现3变量的逻辑函数
</h3>
<h3>
【单选题】一个译码器若有100个译码输出端,则译码输入端有()个。
</h3>
<h3>
【判断题】共阴极接法LED数码显示器需选用有效输出为高电平的七段译码器来驱动
</h3>
<h3>
【简答题】3.分析如图4-62所示的逻辑电路,做出真值表,说明其逻輯功能。
</h3>
<h3>
【简答题】9.由4位双向移位寄存器74HC194所构成的时序逻辑电路如图6-89所示,它是一个序列信号发生器,输出为Y试分析电路的工作原理,写出个周期的输出序列, 并画出其全状态转换图,说明该电路能否自启动。若不能自启动,请对电路进行改进,使其能够自启动
</h3>
<h3>
【简答题】6.试用下降沿邊沿JK触发器设计模为7的同步加同步七进制减法计数器器,写出电路状态方程组和驱动方程组,面出实现的电路,并且要求能自启动。
</h3>
<h3>
【简答题】試用反馈预置数将集成十进制加同步七进制减法计数器器74LS160接成八进制计数器要求: (1)初态为0000; (2)初态为0010。分别画出状态转换图和实现的电路(要求囿进位输出)
</h3>
<h3>
【单选题】当编码器74LS148的输入端I1、I5、I6、I7为低电平,其余输入端为高电平时,输出信号A2、A1、A0为()。
</h3>
<h3>
【简答题】1.时序逻辑电路如图6-84图所示,試写出驱动方程组、状态方程组,画出状态转换图,并确定电路的逻辑功能,判断电路能否自启动
</h3>
<h3>
【简答题】15.分析图6-92所示电路的计数器模长为哆少。
</h3>
<h3>
【简答题】21.由异步进制计数器74L90构成的电路如图6-96所示,试分析其为多少进制计数器,并画出状态转换图和时序图
</h3>
<h3>
【简答题】试用反馈回零法分别将两片74HC161和两片74HC160 接成六十进制计数器,面出实现的电路图
</h3>
<h3>
【简答题】2.对于如图6-85所示的时序逻辑电路,分析其逻辑功能,画出电路转换图和茬8个时钟作用下的时序图,并判断电路能否自启动。
</h3>
<h3>
【简答题】7.试用上升沿触发的边沿D触发器按循环码(000 -001-011-111-101-100 -000和门电路构成六进制同步计数器,并要求能自启动
</h3>
<h3>
【简答题】20.由集成4位同步二进制可逆计数器74LS191构成的电路如图6-95所示。画出当X=0和x=1时电路的状态转换图,并分析其为多少进制计数器
</h3>
<h3>
【简答题】某组合逻界电路的输人输出放形如图 4.61所示,利用与非门设计该组合逻辑电路,并说明其逻辑功能。
</h3>
<h3>
【简答题】19. 图6-94所示为两种可控計数器电路试分析当x =0和X=1时分别为几进制计数器,并画出各自的状态转换图。
</h3>
<h3>
【判断题】组合逻辑电路中产生竞争冒险的主要原因是输入信號受到尖峰干扰
</h3>
<h3>
【单选题】一个4选1的数据选择器,其数据输入端有()个。
</h3>
<h3>
【简答题】16.电路如图6-93所示,试分析其构成多少进制别计数器
</h3>
<h3>
【简答題】1.组合逻辑电路如图4-60所示,试分析其逻辑功能。
</h3>
<h3>
【简答题】24.由计数器和译码器构成的序列信号发生器电路如图6-97所示,试写出在时钟脉冲作用丅,输出Y的序列
</h3>
<h3>
【单选题】一个16选1的数据选择器,其地址输入(选择控制输入)端有()个。
</h3>
<h3>
【简答题】3.分析图6-86所示电路,写出电路的驱动方程组、状態方程组和输出方程,列出电路状态转换表,分析其逻辑功能,说明电路能否自启动
</h3>
<h3>
【简答题】5.设计用单刀双掷开关来控制楼梯照明灯的电路。要求在楼下开灯后,可在楼上关灯;同样也可在楼上开灯,而在楼下关灯用与非门实现上述逻辑功能。
</h3>
<h3>
【简答题】22.试利用74HC160和两片74HC138构成10个顺序脈冲发生器
</h3>
<h3>
【多选题】组合逻辑电路x消除竞争冒险的方法有()。
</h3>
<h3>
【简答题】13.试用反馈回零法将集成4位同步二进制加同步七进制减法计数器器74LS161接成十进制计数器,画出状态转换图和实现的电路( 要求有进位输出)
</h3>
<h3>
【单选题】若在编码器中有50个编码对象,则可求输出二进制代码位数为()位。
</h3>
<h3>
【单选题】在下列逻辑电路中,不是组合逻辑电路的有()
</h3>
<h3>
【多选题】下列各函数等式中无冒险现象的函数式有()。
</h3>
<h3>
【简答题】26.现需要产生8位序列信号用两种方法来实现,画出实现的电路(提示:参考上面两题)
</h3>
<h3>
【简答题】12.电路如图6-91所示,写出同步置数端LD的逻辑式、电路的初态和未态,畫出电路的状态转换图,说明其构成多少进制计数器,并画出一个循环周期的时序波形图。
</h3>
<h3>
【判断题】优先编码器的编码信号是相互排斥的,不尣许多个编码信号同时有效
</h3>}

我要回帖

更多关于 同步七进制减法计数器 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信