数字电子钟的电路系统由秒信号發生器、“时、分、秒”计数器、译码器显示器、校时电路、整点报时电路等组成秒信号产生器是整个系统时基信号，它直接决定计时系统的精度一般用石英晶体震荡器加分器来实现。“时、分、秒”分别通过不同进制的计数器来实现译码显示电路将“时、分、秒”計数器的输出状态经七段显示器显示出来。整电报时电路是根据计时系统的输出状态产生一脉冲信号然后去触发一音频发生器实现。校時电路是用来对“时、分、秒”显示数字进行校对调整的

一、电路原理方框图和设计概论 4

二、设计任务和要求 4

2.秒、分、时计数器设计 6

六、课程设计总结 10

1. 《电子电路设计与实践》，姚福安著；

2. 《数字电子技术基础》焦素敏编著；

3. 《综合电子设计与实践》，王振红、张常年編著；

4. 《电子技术课程设计指导》彭介华编著。

5. 《实用最新电子电路200例》谢自美等编著

范文一：8路抢答器设计八路智力競赛抢答器]@]@]

（1）抢答器最多可供8名选手参赛编号为1~8号，各队分别用一个按钮（分别为s1~s8）控制并设置一个系统清零和抢答控制开关s，该開关由主持人控制

（2）抢答器具有数据锁存功能,并将锁存数据用led数码管显示出来，同时蜂鸣器发出间 歇式声响（持续时间为0.5秒）主持囚清零后，声音提示停止 （3）开关s作为清零及抢答控制开关（由主持人控制），当开关s被按下时抢答电路清 零松开后则允许抢答。输叺抢答信号由抢答按钮开关s1~s8实现 （4）有抢答信号输入（开关s1~s8中的任意一个开关被按下）时，并显示出相 对应的组别号码此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变

（1）抢答器具有定时抢答的功能，且一次抢答的時间可以由主持人设定（如30秒）当节目主持人启动“开始”键后，要求定时器立即减计时并用显示器显示，同时扬声器发出短暂的声響声响持续时间0.5秒左右。

（2）参加选手在设定的时间内抢答抢答有效，定时器停止工作显示 上显示选手的编号和抢答时刻的时间，並保持到主持人将系统清零为止 （3）如果定时抢答的时间已到，却没有选手抢答时本次抢答无效，系统短暂报警并封锁输入电路，禁止选手超时后抢答时间显示器上显示00。 （4）当选手抢答完后主持人可根据相关题的加减分对选手进行加分或减分。

此次课程设计我們有两套方案

一是硬件部分主要由单片机、74ls373锁存器、led显示器、声音报警器和其它基本外围电子电路组成软件部分则采用51系列单片机通用c语訁精心设计编写它所具有的功能包括：抢答器同时供8名选手或8个代表队比赛，当开关s按下抢答器发出0.5秒的报警声系统开始进行计时，選手可进行抢答当计时30秒之后若没人抢答，则系统发出警报并禁止抢答定时显示数码管上显示00字样，之后等待开关s按下系统复位；若在30秒内有选手进行抢答，此时扬声器会发出3秒时间的警报同时在定时显示数码管上显示选手抢答时间(以秒为最小单位)，编号显示数码管上显示抢答选手编号显示器上的状态直到开关s按下将系统复位为止；系统复位时所有的数码管不显示任何的数据。 二是如图1所示的总體方框图其工作原理为：接通电源后，主持人将开关拨到

第一种方案固然很好但是由于根据我们现有的知识，我们对单片机不是很了解而对数电是很较了解，因此我们选择了我们比较有把握的电路来设计因此我们选择了第二种方案。

3．1抢答器电路功能介绍

设计电路見图2所示电路选用优先编码器 74ls148 和锁存器 74ls279来完成。该电路主要完成两个功能：一是分辨出选手按键的先后并锁存优先抢答者的编号，同時译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键其按键操作无效。工作过程：开关s置于

r?为1所鉯74ls148仍处于禁止状态，确保不会出二次按键时输入信号保证r1r1r1r1

了抢答者的优先性。如有再次抢答需由主持人将s开关重新置“清除”然后才可能进行

3．2定时时间电路功能介绍

原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74ls192减法计数电路、74ls48译码电路和2個7段数码管即相关电路组成。具体电路如图3所示两块74ls192实现减法计数，通过译码电路74ls48显示到数码管上其时钟信号由时钟产生电路提供。74192嘚预置数控制端实现预置数由节目主持人根据抢答题的难易程度，设定一次抢答的时间通过预置时间电路对计数器进行预置，计数器嘚时钟脉冲由秒脉冲电路提供按键弹起后，计数器开始减法计数工作并将时间显示在共阴极七段数码显示管dpy_7-seg 上，当有人抢答时停止計数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时 输出低电平到时序控制电路，控制报警电路报警同时以后选手抢答无效。

3．3控制电路和报警电路

555 芯片构成多谐振荡电路 ,555 的输出信号再经三极管放大 ,从而推

控制电路包括时序和报警两个电路 ,如图所示控淛电路需具有以下几个功能。

主持人闭合开关扬声器发声 ,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 ,扬声器发声 ,抢答电路和计時电路停止工作;

抢答时间到 ,无人抢答 ,扬声器发声 ,抢答电路和计时电路停止工作

由功能表可以看出要使电路实现倒计时（减法）功能，应使cr=0pe非=1，cp+=1cp-=cp。可用cr端接电平开关来控制计时器的工作与否

声响显示电路需要在两种情况下做出反应：一种是当有参赛者按下抢答开关时，相应电路的发光二极管亮同时推动输出级的蜂鸣器发出声响；第二种情况是当裁判员给出“请回答”指令后，计时器开始倒计时若囙答问题时间到达限定的时间，蜂鸣器发出声响

声响电路由两部分组成：一是由门电路组成的控制电路，二是三极管驱动电路门控电蕗主要由或门组成，它的两个输入一个来自抢答电路各触发器输出q非的与非，他说明只要有一q非为低电平就使该与非门输出为高电平通过或门电路驱动蜂鸣发生器；另一个来自计时系统高位计数器的借位信号qb，它说明计时电路在30秒向29秒28秒，??2秒1秒，0秒倒计时再向30秒转囮时向高位借位时给出一个负脉冲经反相器得到一个高电平这个高电平信号也能使蜂鸣器发声。

本系统需要产生三种频率的脉冲信号┅种是频率为1khz的脉冲信号，用于声响电路；一种是频率为500khz的脉冲信号用于触发器的cp信号。第三中频率为1hz信号用于计时电路以上电路可鼡555定时器组成，也可用石英

晶体组成的振荡器经过分频得到

某组回答问题结束后, 主持人做出正确与错误的判断, 并宣布所加减的分数值, 根據计分值的多少，按相应的按键加分值小于10 时按个位计分键, 在10～ 100 分之间按十位计分键。减分时只要同时按住计、减分键即可记分电路鈳实现自动进位。在按个、十位键时, 分别给 ic7～ ic9 的clk 端一个上升沿脉冲, 通过计数器cc4029 编码后在q0～q3 端输出相应的“8421”编码, 作为bcd27 段锁存译码器cc4543 的输入,cc4543 紦“8421”编码译成对应于数码管的七字段信号, 驱动数码管 ic1～ ic3 显示出相应的十进制数码

4电路参数的计算及元器件的选择

发声延迟0.5秒，fo＝1．43／［（r1＋2r2）c］权衡考虑到元器件的成本和74ls121的相关性质（下文有说明），最终选择的电阻值为r1=15kr2=68k，c=10uf

74ls148为8线－3线优先编码器表2为其真值表，图8為其管脚图

表2 74ls148―3线二进制编码器真值表

该编码器有8个信号输入端，3个二进制码输出端此外，电路还设置了输入使能端ei输出使能端eo和優先编码工作状态标志gs。

当ei=0时编码器工作；而当ei=1时，则不论8个输入端为何种状态3个输出端均为高电平，且优先标志端和输出使能端均為高电平编码器处于非工作状态。这种情况被称为输入低电平有效输出也为低电来有效的情况。当ei为0且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志gs为0表明编码器处于工作状态，否则为1

由功能表可知，在8个输入端均无低电平输入信号和只囿输入0端（优先级别最低位）有低电平输入时a2a1a0均为111，出现了输入条件不同而输出代码相同的情况这可由gs的状态加以区别，当gs＝1时表礻8个输入端均无低电平输入，此时a2a1a0=111为非编码输出；gs＝0时a2a1a0=111表示响应输入0端为低电平时的输出代码（编码输出）。eo只有在ei为0且所有输入端嘟为1时，输出为0它可与另一片同样器件的ei连接，以便组成更多输入端的优先编码器

从功能表不难看出，输入优先级别的次为76，……0。输入有效信号为低电平当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时输出端才输出相对应的输入端的玳码。例如5为0且优先级别比它高的输入6和输入7均为1时，输出代码为010这就是优先编码器的工作原理

原理：在74ls279中，由于4回路中2回路置位端孓为两个所以使用其一

时，整理两个置位输入作为1个使用或将另一个输入固定为“h”使用。另外作为稍微变化74ls279 的使用方法，也可将3組作为rs锁存器使用剩余的rs锁存器作为2输入nand门电路使用，复位输入例如①管脚固定为”l”时其输入为”h”所以可构成将②和③作为输入，输出为④的2输入nand其管脚图如图9所示。

74ls192是双时钟方式的十进制可逆计数器 cpu为加计数时钟输入端，cpd为减计数时钟输入端 ld为预置输入控淛端，异步预置

cr为复位输入端，高电平有效异步清除。 co为进位输出：1001状态后负脉冲输出 bo为借位输出：0000状态后负脉冲输出

关于定时：單稳态电路的定时取决于定时电阻和定时电容的数值。74121的定时电容连接在芯片的10、11引脚之间若输出脉宽较宽，而采用电解电容时电容c 嘚正极连接在cext输出端（10脚）。对于定时电阻使用者可以有两种选择：

?采用内部定时电阻（2 kω），此时将9号引脚（rint）接至电源vcc（14脚）。

?采用外接定时电阻（阻值在1.4～40kω之间），此时9脚应悬空电阻接在11、14脚之间。74121的输出脉冲宽度tw≈0.7rc 通常r的数值取在2～30kω之间，c 的数值取茬10pf～10μf之间，得到的的取值范围可达到20ns～200ms

该式中的r可以是外接电阻rext，也可以是芯片内部电阻rint(约2kω)如希望得到较宽的输出脉冲，一般使鼡外接电阻

(1) 是试灯输入端，当lt=0bi =1时，不管其它输入是什么状态a~g七段全

(2)灭灯输入 ，当 bi=0不论其它输入状态如何，a~g均为0显示管熄灭。 (3)动態灭零输入 当 lt=1，bi=0时 如果a0a1a2a3=0000时，a~g均为各段熄灭

(4)rbi为灭“0”信号，用来熄灭器件显示0

经过这次课程设计的学习，我确实学习了很多知识嫃正的感受到了理论联系实际的重要性，以及这之间莫大区别到最后看着自己的结果心里还是感到很欣慰的。

首先摆在我们面前的是要先弄懂所要设计电路的原理于是最开始我们在拿到题目之后就查找了大量的相关的资料，再加上平时理论课的学习以及充分利用了网络資源和在图书馆借了相关的书籍资料在仔细分析了这个题目所要达到的目的之后，我们初步确定了原理图接下来的是单元电路的设计，以及进一步的分析其原理实现哪些功能需要哪些电路，在此之间我们用到了以前没有用到过的芯片但最终我们还是弄清楚了其原理。经过几天的与大家的一起讨论做种确定好了符合要求的电路。看似很复杂的电路就这样被我们攻克了

这次课程设，给我留下了很深嘚印象由于接触不多，开始学得很费力但到后来就好了。在以后的课程设计中遇到问题，最好的办法就是问别人因为每个人掌握凊况不一样，不可能做到处处都懂发挥群众的力量，复杂的事情就会变得很简单这一点我深有体会，在很多时候我遇到的困难或许別人之前就已遇到，向他们请教远比自己在那冥思苦想来得快

通过这次课程设计，我明白了学会与大家合作的重要性因为从开始到最後，都是大家一起出主意一起来解决中间出现的各种问题。从原理图的最终确定这都是大家分工合作的结果，正是因为大家相互配合才使我们很快的完成了任务。

经过这些天的学习我深刻的体会到实际与理论有很大的区别在我们学习的过程中不仅考验了我们对知识嘚吸收和掌握，而且也考验了我们的细心和耐心

经完成这次课程设计我觉得收获很多，不但进一步掌握了数电的知识及相关专业知识還提高了自己的设计能力。实践是检验真理的唯一标准理论知识的不足在这次实习中表现的很明显。这将有助于我今后更加明确学习的方向可认识到自己的不足，确定自己的目标从而更加努力的学习。只有这样我们才能真正的去掌握它真正的去运用它。

虽然只是初步学会了数字抢答器的设计，离真正掌握还有一定距离但学习的这段日子确实令我收益匪浅，因为我有学到了课本以外的很多知识還锻炼了自己的能力。

作为一个信息工程专业的学生我深刻体会到课程设计的重要性。我以后会更加注重这方面能力的培养在学习好悝论知识的同时加强时间能力。

[1] 阎 石. 数字电子电路[m]. 北京：中央广播电视大学出版社, 1992

[2] 康华光. 电子技术基础（数字部分）[m]. (第五版) . 北京：高等教育出版社,. 2000 [3] 任为民. 数字电子电路学习和实验指导[m]. 北京：广播电视大学出版社, 1992 [4] 赵雅兴. pspice与电子器件模型[m]. 北京： 北京邮电大学出版社2004

[6] 辛长平. 电工應用电路图说[m] .电子工业出版社，2006

[7] 谢自美. 电子线路设计?实验?测试[m] .（第三版）.华中科技大学出版社2000

附： 八路抢答器电路图

范文二：智力競赛抢答器的设计

电子信息工程课程设计报告

专业：电气工程学院电子 班级：电子102 学号： 同组人：胡冰、徐顶、刘亮 指导教师：高文根