提示多清楚啊。自己手工加BUFG嘚话,认真看Clock的手册和PLL的说明 为了相位,需要一个外部补偿环路 ...
为了相位,需要一个外部补偿环路 ...
如果 DCM级联PLL的话,前级应该選择 上图的 1吧 后级应该 选择2吧 ?(但后级 没有 PLL_ADV这项 可供选择 但ISE提示中出现了PLL_ADV)
刚搞spantan-6看了好多资料,一些细节还是搞不清头绪,望指教
您需要 才可以下载或查看没有帐号?
版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。
点击添加站长微信