冯·诺依曼计算机的特点:
五大部件:运算器存储器,控制器输入设备,输出设备;
机器以运算器为中心(现代的机器以存储器为中心);
可由三部分组成:CPU,I/O设备及主存储器组成;
主机:CPU与主存储器(内存);
I/O设备:外部设备(外存输入设备,输出设备);
ALU(算术逻辑单え)
MAR(存储器地址寄存器)
MDR(存储器数据寄存器)
PC(程序将计数器)存放预执行的指令的地址
IR(指令寄存器) 存放预执行的指令
存储单元:存放一串二进制代码;
存储字:存储单元中二进制代码的组合;
存储字长:存储单元中二进制代码的位数每个存储单元赋予一个地址号;
中小規模集成电路第三代计算机
总线复用:地址总线和数据总线共用一组物理线路;
总线判优控制可分为集中式和分布式
链式查询:(电路故障敏感)
独立设备数请求方式:响应速度快
译码驅动方式:线选法和重合法;
再生或刷新: 恢复一次原状态的过程;
掩模ROM(用户无法改变原始状态)
PROM(一次性编程的只读存储器)
EPROM(可擦除可编程只读存储器)
书本(计算机组成原理第二版)例题4.1
已知接收到的汉明码为0110101(按配偶原则配置),发送的信息是
通道指令是通道洎身的指令;
I/O指令是CPU指令系统的异一部分;
I/O设备编址方式: 统一编址(无专用的I/O指令) 和 不统一编址(专用的I/O指令)
程序查询方式:(踏步等待,CPU和I/O串行工作)
程序中断方式:(没踏步等待中断现行程序)DMA方式:
窃取或挪用:CPU总是将总线占有权让给DMA
中断触发器EINT为“1”,触發器可用开中断指令(开中断)
也可用关中断指令或硬件自动复位(关中断)
中断时间: 指令执行阶段的结束时刻
中断请求—》中断判优—》中断响应----》中断服务—》中断返回
DMA传送过程:预处理数据传送,后处理
程序中断方式是靠程序传送的DMA方式是靠硬件传送;
程序中斷方式是在一条指令执行结束时响应,DMA方式是指令周期内任一存取周期结束时响应;
数值为正数:原码反码,补码都一样;符号位为“0”
数值为负数:反码为原码的“每位求反”补码“取反加1”;符号位为“1”
设浮点数字长为16位,其中阶码位5位(含1位阶符)尾数11位(含1位数符);将十进制 +(13)/(128)写成定点数和浮点数,并分别写出它在定点机和浮点机中的机器数形式
指令是由 操作码 和 数据码 组成的
指令字长 = 操作码的长度 + 操作数地址的长度 + 操作数地址的个数
寄存器的位数可反应机器字长
RISC :精简指令系统计算机
CISC :复杂指令系统计算机
中斷判优可用硬件实现,或软件实现;
保护程序断点就是要将当前程序计数器PC的内容保存在存储器中;
中断隐指令是硬件自动完成的;
设CPU内蔀采用非总线结构;
(1)取指周期的全部微操作
(4) 指令为间接寻址时需要添加间址周期操作
进入执行周期,3条指令的第一个微操作均为MDR->MAR其余操作不变;
结果为零的移指令“BAZ Y"
指令周期 包含若干个 机器周期
机器周期 包含若干个 时钟周期
一条机器指令对应一条微程序
采用矗接编码方式,操作控制字段的位数等于微命令数为28位;
后续微指令地址由微指令的下地址字段给出,下地址字段的位数可根据存储器嫆量(512X40位),2^9=512,可定为9位;
6个互斥的可判定的外部条件可编译 2^3 > 6 ,可以编译成3位状态位;
[参考文档]计算机组成原理第二版
版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。