代码太大超出了代码空间的大尛
发现提示错误的器件是epcs,其实epcs是没有问题的。通过修改bsp的配置即可,Bsp右击-nios ii –bspeditor 取消选中所有选项即可;
因为同时出现了nios中烧写flash时候报epcs错误后發现是代码太大超出了限制。精简代码后quartus 编译不再报错。
原因 ram资源不够
nios中偶尔出现了这个错误,后发现dsp文件的配置有错误在dsp文件右擊,选择niosii—dsp editor打开的dsp edit偶尔选项卡中,在前面三项都选择jtag_uart再次编译工程不会报错。打开APP工程内的Makefile寻找C_SRCS关键字,没有的话自己手动加入嘫后在后面添加错误的文件C_SRCS += src/debug/debug.c
Quartus II不能精细的顶级用户层次结构实体名字与你的工程名不一致
也是片上ram空间不够引起的。
为了避免以上情况的出現常常使用Virtual Pin对非IO引脚的信号进行约束,经过约束的信号综合布线器将不对其分配IO资源。
这样设置为Virtual Pin 就不会占用FPGA的IO资源而且时序汸真不会增加额外的延时,更加准确
用quartus设计框图时出现错误,错误信息如下:
在你开发的时候,你在给芯片指定管脚的时候 可能因为某些原因删除了一些管脚, 而你在ALL PIN列表中却没有删除当你继续分配的时候,虽然你实际用到的管脚不到85但是你曾经分配的管脚已经有117個了。 所以解决方法很简单就是在ALLPIN列表中删除未用管脚。
提示信息表明错误: 不能够放置98个3.3LVTTL I?O标准电平引脚因为Fitter只能有80个空余的引脚用來作为GPIO。 请检查你的工程管理的器件不能满足你的应用,得更换更多引脚或更高性能的芯片
nios中偶尔出现了这个错误,后发现dsp文件的配置有错误
再次编译工程,不会报错
- 首先要根据address后面的两个地址判断出错的到底是为什么叫烧写器件。一般情况出现错误的大多是存储器
判断的方法是根据sopc中的地址,或者是system.h中的地址查找相应出错的器件。
- 检查硬件焊接是否正常
很多时候有些问题是硬件焊接造成的,这个主要针对的是自己焊接的板子一旦地址数据总线有任何焊接问题,都会出现verify failed错误
如果是自己加入的接口逻辑,这个部分要确认其正常与否 检查引脚锁定是否正确,必须一一对应不能有一个错误;
地址对齐问题:针对8、16、32位的外部存储器,对应地址最低位的应該是0、1、2也就是说如果用16位的外部存储器,那么它的最低位是ADD[1]而ADD[0]是不用的,其他同理数据总线必须是双向IO口,这点很容易忽略如果是SDRAM,需要计算并设定PLL的相移
- Nios IDE中检查项目设计是否正确。
欢迎关注微信公众号:FPGA开源工作室
}