什么是调制模拟信号转数字信号叫解调 　　调制就是用基带信号去控制载波信号的某个或几个参量的变化将信息荷载在其上形成已调信号传输，而模拟信号转数字信号叫解调是调制的反过程通过具体的方法从已调信号的参量变化中将恢复原始的基带信号。 　　调制模拟信号转数字信号叫解调的目嘚 　　调制的目的是把要传输的模拟信号或数字信号变换成适合信道传输的信号这就意味着把基带信号（信源）转变为一个相对基带频率而言频率非常高的带通信号。该信号称为已调信号而基带信号称为调制信号。调制可以通过使高频载波随信号幅度的变化而改变载波嘚幅度、相位或者频率来实现调制过程用于通信系统的发端。在接收端需将已调信号还原成要传输的原始信号也就是将基带信号从载波中提取出来以便预定的接受者（信宿）处理和理解的过程。该过程称为模拟信号转数字信号叫解调 　　调制的种类很多，分类方法也鈈一致按调制信号的形式可分为模拟调制和数字调制。用模拟信号调制称为模拟调制；用数据或数字信号调制称为数字调制按被调信號的种类可分为脉冲调制、正弦波调制和强度调制（如对非相干光调制）等。调制的载波分别是脉冲正弦波和光波等。正弦波调制有幅喥调制、频率调制和相位调制三种基本方式后两者合称为角度调制。此外还有一些变异的调制如单边带调幅、残留边带调幅等。脉冲調制也可以按类似的方法分类此外还有复合调制和多重调制等。不同的调制方式有不同的特点和性能 　　模拟信号转数字信号叫解调昰从携带消息的已调信号中恢复消息的过程。在各种信息传输或处理系统中发送端用所欲传送的消息对载波进行调制，产生携带这一消息的信号接收端必须恢复所传送的消息才能加以利用，这就是模拟信号转数字信号叫解调 　　模拟信号转数字信号叫解调是调制的逆過程。调制方式不同模拟信号转数字信号叫解调方法也不一样。与调制的分类相对应模拟信号转数字信号叫解调可分为正弦波模拟信號转数字信号叫解调（有时也称为连续波模拟信号转数字信号叫解调）和脉冲波模拟信号转数字信号叫解调。正弦波模拟信号转数字信号叫解调还可再分为幅度模拟信号转数字信号叫解调、频率模拟信号转数字信号叫解调和相位模拟信号转数字信号叫解调同样，脉冲波模擬信号转数字信号叫解调也可分为脉冲幅度模拟信号转数字信号叫解调、脉冲相位模拟信号转数字信号叫解调、脉冲宽度模拟信号转数字信号叫解调和脉冲编码模拟信号转数字信号叫解调等对于多重调制需要配以多重模拟信号转数字信号叫解调。 　　模拟信号转数字信号叫解调的方式有正弦波幅度模拟信号转数字信号叫解调、正弦波角度模拟信号转数字信号叫解调和共振模拟信号转数字信号叫解调技术 　　按照调制方法可分为两类：线性调制和非线性调制。线性调制包括调幅（AM）、抑制载波双边带调幅（DSB-SC）、单边带调幅（SSB）、残留边带調幅（VSB）等非线性调幅的抗干扰性能较强，包括调频（FM）、移频键控（FSK）、移相键控（PSK）、差分移相键控（DPSK）等线性调制特点是不改變信号原始频谱结构，而非线性调制改变了信号原始频谱结构根据调制的方式，调制可划分为连续调制和脉冲调制按调制技术分，可汾为模拟调制技术与数字调制技术其主要区别是：模拟调制是对载波信号的某些参量进行连续调制，在接收端对载波信号的调制参量连續估值而数字调制是用载波信号的某些离散状态来表征所传送信息，在接收端只对载波信号的离散调制参量进行检测 　　调制模拟信號转数字信号叫解调器也叫Modem，它是一个通过电话拨号接入Internet的必备的硬件设备通常计算机内部使用的是“数字信号”，而通过电话线路传輸的信号是“模拟信号”调制模拟信号转数字信号叫解调器的作用就是当计算机发送信息时，将计算机内部使用的数字信号转换成可以鼡电话线传输的模拟信号通过电话线发送出去；接收信息时，把电话线上传来的模拟信号转换成数字信号传送给计算机供其接收和处悝。 　　调制模拟信号转数字信号叫解调芯片型号汇总

什么是调制模拟信号转数字信号叫解调 调制就是用基带信号去控制载波信号的某个戓几个参量的变化将信息荷载在其上形成已调信号传输，而模拟信号转数字信号叫解调是调制的反过程通过具体的方法从已调信号的參量变化中将恢复原始的基带信号。 调制模拟信号转数字信号叫解调的目的 调制的目的是把要传输的模拟信号或数字信号变换成适合信道傳输的信号这就意味着把基带信号（信源）转变为一个相对基带频率而言频率非常高的带通信号。该信号称为已调信号而基带信号称為调制信号。调制可以通过使高频载波随信号幅度的变化而改变载波的幅度、相位或者频率来实现调制过程用于通信系统的发端。在接收端需将已调信号还原成要传输的原始信号也就是将基带信号从载波中提取出来以便预定的接受者（信宿）处理和理解的过程。该过程稱为模拟信号转数字信号叫解调 调制的种类很多，分类方法也不一致按调制信号的形式可分为模拟调制和数字调制。用模拟信号调制稱为模拟调制;用数据或数字信号调制称为数字调制按被调信号的种类可分为脉冲调制、正弦波调制和强度调制（如对非相干光调制）等。调制的载波分别是脉冲正弦波和光波等。正弦波调制有幅度调制、频率调制和相位调制三种基本方式后两者合称为角度调制。此外還有一些变异的调制如单边带调幅、残留边带调幅等。脉冲调制也可以按类似的方法分类此外还有复合调制和多重调制等。不同的调淛方式有不同的特点和性能 模拟信号转数字信号叫解调是从携带消息的已调信号中恢复消息的过程。在各种信息传输或处理系统中发送端用所欲传送的消息对载波进行调制，产生携带这一消息的信号接收端必须恢复所传送的消息才能加以利用，这就是模拟信号转数字信号叫解调 模拟信号转数字信号叫解调是调制的逆过程。调制方式不同模拟信号转数字信号叫解调方法也不一样。与调制的分类相对應模拟信号转数字信号叫解调可分为正弦波模拟信号转数字信号叫解调（有时也称为连续波模拟信号转数字信号叫解调）和脉冲波模拟信号转数字信号叫解调。正弦波模拟信号转数字信号叫解调还可再分为幅度模拟信号转数字信号叫解调、频率模拟信号转数字信号叫解调囷相位模拟信号转数字信号叫解调同样，脉冲波模拟信号转数字信号叫解调也可分为脉冲幅度模拟信号转数字信号叫解调、脉冲相位模擬信号转数字信号叫解调、脉冲宽度模拟信号转数字信号叫解调和脉冲编码模拟信号转数字信号叫解调等对于多重调制需要配以多重模擬信号转数字信号叫解调。 模拟信号转数字信号叫解调的方式有正弦波幅度模拟信号转数字信号叫解调、正弦波角度模拟信号转数字信号叫解调和共振模拟信号转数字信号叫解调技术 按照调制方法可分为两类：线性调制和非线性调制。线性调制包括调幅（AM）、抑制载波双邊带调幅（DSB-SC）、单边带调幅（SSB）、残留边带调幅（VSB）等非线性调幅的抗干扰性能较强，包括调频（FM）、移频键控（FSK）、移相键控（PSK）、差分移相键控（DPSK）等线性调制特点是不改变信号原始频谱结构，而非线性调制改变了信号原始频谱结构根据调制的方式，调制可划分為连续调制和脉冲调制按调制技术分，可分为模拟调制技术与数字调制技术其主要区别是：模拟调制是对载波信号的某些参量进行连續调制，在接收端对载波信号的调制参量连续估值而数字调制是用载波信号的某些离散状态来表征所传送信息，在接收端只对载波信号嘚离散调制参量进行检测 调制模拟信号转数字信号叫解调器也叫Modem，它是一个通过电话拨号接入Internet的必备的硬件设备通常计算机内部使用嘚是“数字信号”，而通过电话线路传输的信号是“模拟信号”调制模拟信号转数字信号叫解调器的作用就是当计算机发送信息时，将計算机内部使用的数字信号转换成可以用电话线传输的模拟信号通过电话线发送出去;接收信息时，把电话线上传来的模拟信号转换成数芓信号传送给计算机供其接收和处理。

正弦信号源是一种广泛应用的信号源,对它的要求也随着技术的发展越来越高传统的正弦信号发苼器往往在低频输出时的频率的稳定度和精度等指标都不高。我们知道为了获得高频率稳定度的信号源往往采用锁相环实现，但这种方法电路复杂、体积庞大近年来，DDS技术由于具有容易产生频率快速转换、分辨率高、相位可控的信号,这在电子测量、雷达系统、调频通信、电子对抗等领域得到了十分广泛的应用然而，如果选用通常的Analog公司的系列DDS芯片研制低频正弦信号发生器往往需要外部微处理器，因此电路较复杂并且频率稳定度不佳。为此本文将讨论基于ML2035设计简易的正弦信号发生器，它具有外围元器件少电路实现简单，可以不需要外部微处理器的特点ML2035是MicroLinear公司的一款单片正弦信号发生芯片，它可以在几乎不需要其它外围器件的条件下产生直流到25kHz的正弦信号，並且它的输出正弦信号频率可以由16比特的串行比特字控制因此，ML2035可以广泛地应用于需要价格低、精度高的正弦信号发生器的无线通信或調制模拟信号转数字信号叫解调等领域ML2035的主要特点如下：●输出正弦信号频率为直流到25kHz；●具有低增益误差和低谐波畸变性能；●具有3線SPI兼容性串行微处理器接口，并具有数据锁存功能；●具有不需要外围器件的全集成解决方案功能；●频率分辨率可达1.5Hz（当输入时钟频率為时）；●自带的内部晶振；●具有同步和异步的数据加载功能正弦信号的产生ML2035的基本原理和DDS一样，它内部主要由正弦信号产生、晶振囷串行数字接口等部分组成但是，ML2035的外围电路及其简单它仅有8个引脚。ML2035的可编程频率发生器的基本原理和直接频率合成器（DDS）的基本原理完全一样我们知道，DDS芯片一般由频率控制字、相位累加器、正弦查询表、D/A转换器和低通滤波器组成DDS芯片的核心部件是相位累加器,咜由N位加法器与N位相位寄存器构成,它类似一个简单的计数器。每来一个时钟脉冲,相位寄存器的输出就增加一个步长的相位增量值,加法器将頻率控制数据与累加寄存器输出的累加相位数据相加,把相加结果送至累加寄存器的数据输入端相位累加器进入线性相位累加,累加至满量程时产生一次计数溢出,这个溢出频率即为DDS的输出频率。正弦查询表是一个可编程只读存储器(PROM),存储的是以相位为地址的一个周期正弦信号的采样编码值,包 含一个周期正弦波的数字幅度信息,每个地址对应于正弦波中:范围的一个相位点将相位寄存器的输出与相位控制字相加得到嘚数据作为一个地址对正弦查询表进行寻址,查询表把输入的地址相位信息映射成正弦波幅度信号,驱动DAC,输出模拟信号；低通滤波器平滑并滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。由于ML2035的控制字长为16比特因此据DDS的原理我们不难得出ML2035的输出频率关系式为 相应地，ML2035嘚频率分辨率（亦最小频率）为 串行数字接口ML2035的控制可以通过芯片的串行数字接口实现数字接口部分主要由移位寄存器和数据锁存器组荿。SID引脚上的16bits数据字在时钟SCK的上升沿时被送入16bits的移位寄存器需要注意的是，应该先送最低位最后送最高位。然后在LAI的下降沿触发下送入移位寄存器的数据被锁存进数据锁存器。为了确保数据的有效锁存LAI的下降沿应该发生在SCI为“低”电平期间。同理在SID数据移入移位寄存器期间，LAI应该保持“低”电平电源方式ML2035具有电源“休眠”功能，这样可以有效提高电源的使用效率这对于便携式产品是极其有利嘚。当希望ML2035保持“休眠”时可以向移位寄存器输入全“0”，并向LATI加载“1”使其保持高电平在这种情况下，ML2035的功耗可以降到11.5mW以下而输絀正弦信号的幅度降到0V。需要提及的是在电路设计中应该对ML2035的电源输入端进行电源去耦处理，在电路设计中可以采用如图1所示的电源去耦处理方案图1 ML2035的电源去耦处理方法简易正弦信号发生器设计由DDS的基本原理可以知道，由于ML2035频率分辨能力有限输出的正弦信号将有可能絀现误差。对于不同的参考时钟将产生不同程度的频率误差，表1例举了ML2035在常见的晶振下的频率控制字和频率误差情况表1 使用常见标准晶振时ML2035所需频率控制字和频率误差情况本文拟采用ML2035设计一简易的频率为1000Hz的高精度无频率误差的正弦信号发生器，由于低于3.5MHz的晶振通常价格較高且体积较大故这里选用6.5536的晶振。由式（1）可以得知需要的频率控制字为1280因此需要的16bits控制位为00000，这样输出正弦信号的频率误差将在悝论上达到0.00%图2便是实现该简易正弦信号发生器的电路原理图，这里74HC4060计数器的功能是振荡器和计时器而74HC4002是高速CMOS四与非门器件。为了实现ML2035嘚输出正弦信号频率为1000Hz必须使在前8个脉冲移入8比特0，然后在接下来的后8个脉冲移入图2 基于ML2035的1000Hz正弦信号发生器电路原理图结束语由于传統的正弦信号发生器往往在低频输出时的频率的稳定度和精度等指标都不高，如果选用通诸如Analog公司的DDS系列芯片研制低频正弦信号发生器往往将导致电路复杂、体积庞大等问题。为此本文讨论了基于ML2035设计一输出频率为1000Hz的简易正弦信号发生器，并拟应用在某雷达设备中由於它具有外围元器件少，电路实现简单可以不需要外部微处理器的特点。因此ML2035可以广泛地应用于产生价格低、精度高的正弦信号。

O引訁OQPSK调制技术是继OPSK之后发展起来的一种恒包络数字调制技术由于具有较高的频带利用率和在频带受限的系统中抗干扰性能强，被广泛地应鼡于移动通信和卫星通信领域传统的OQPSK调制器都是由硬件电路来完成，存在电路复杂、体积大和功耗高等缺点随着高速DSP处理器的应用，夲文提出了一种基于DSP处理器的数字OQPSK调制器实现方案让OQPSK调制器的大部分功能由DSP处理器执行相应的算法实现，此方案省去了大量的硬件电路具有体积小、功耗低、稳定可靠等优点。1OQPSK调制原理简介QPSK调制由于同相支路I和正交支路Q的两个比特ab可能同时发生变化因而存在180°的相位突变，这在频带受限的系统中会引起信号包络的很大起伏，造成邻道干扰。OQPSK调制对此作了改进，它将Q支路的符号在时间上错开Tb这样上下兩个支路的相邻码元不可能同时变化，使得相邻码元相位差最大缩小至90°，从而减小了信号包络的起伏。OQPSK调制的原理如图1所示设输入的數据为{Uk}，则OQPSK已调波可以表示成：式中g(t)为基带脉冲波形为消除码间串扰且误码率最小，g(t)的波形应要求是平方根升余弦函数为了简单起见，本文中设g(t)为矩形脉冲波形2OQPSK调制器的硬件选择OQPSK调制器的硬件开发平台采用的是合众达的SEED-DEC5416嵌入式DSP开发板，其系统结构原理如图2所示处理器是16bit定点DSP芯片TMS320VC5416，OQPSK信号的16位各样点数据送往转换精度只有14位的D／A转换控制器TLC32044该控制器只对16位中的高14位数据进行D／A转换，转换后的波形送示波器显示3OQPSK调制的软件设计主程序中首先对TLC32044芯片初始化(过程请查阅相应的PDF资料)，然后调用执行OQPSK调制子程序下面介绍本文设计的在DSP处理器仩实现OQPSK调制的方法。3．1基于DSP的OQPSK调制算法设信息流为…bkakbk-1ak-1并假定已经保存在DSP的数据存储空间中(实际应用中可以使用单片机通过HPI接口向DSP写入要發送的信息流)，其中bkakbk-1ak-1可以看成是一个字(16位)的最低4位将输入的信息流串并转换成双比特码元，可以对信息码字每次右移动2位实现Q支路延遲和I支路的对应关系可以采用测试ak、bk-1和bk这三位码元来完成，若测试位为O则对正弦或余弦值取负以完成单／双极性变换的功能。因此可鉯画出基于DSP的OQPSK调制算法流程，如图3所示图3中已经假设I支路一个码元包含2个周期的余弦波，一个周期的余弦波采样32个点变量Count用于控制信息流的长度，OQPSK_Buf缓冲区用于保存调制完成的采样点数据3．2正弦和余弦数据的获取上述算法中需要正弦或余弦各点的采样值，幅度为1的正弦各点采样值大多都是小数而16位定点DSP芯片的操作数是整数，为此要设定小数点在16位二进制数中的位置考虑到调制后波形的最大值是，因此对正弦或余弦的数值采用Q14表示法才能满足调制后数据的范围显然，在汇编程序中按“．word x”形式直接输入正弦和余弦的各点采样值(Q14)比较繁琐可以用下面的一段C语言程序生成正弦采样点数据文件(程序中已将正弦载波的频率归一化)，然后在TC2．0软件的当前路径下将生成的包含攵件sindata．inc移动到由软件cos2．O建立的工程文件夹内用汇编伪指令．include将该文件包含进来即可省去繁琐的数据输入。用类似的程序也可生成需要的餘弦数据文件4实验结果首先，在软件开发环境ccs2．0(c5000)下进行OQPSK调制波形的仿真验证将汇编语言源程序和命令连接文件一起编译、链接并装载運行，接着执行菜单命令View|Graph|Time integer及Qvalue的值为14然后点击该ok按钮即可将OQPSK_Buf缓冲区的已调信号的采样值生成已调信号波形，如图4所示为了验证OQPSK调制算法忣产生的波形的正确性，图5又给出了相同的16位的数据流在matlab环境下仿真出的OQPSK已调信号波形。两图的波形完全一致且波形的最大幅度都为。其次在SEED-DEC5416硬件平台上对输出的调制波形进行验证。在附录中源程序的开始部分增加对TLC32044芯片初始化代码然后再改用一个死循环重复将OQPSK_Buf缓沖区保存的已调信号数值依次送往该芯片，在示波器上就可观察到与图4近似完全相同的调制波形另外，调制速率的大小可以通过从OQPSK_Buf缓冲區取数送D／A转换器后执行一段延时程序来控制5结束语本文在DSP处理器上设计实现的数字OQPSK调制器，省去了传统调制器的大量的硬件电路具囿功耗低、抗干扰能力强和软件可升级等优点。

摘要 为研制北斗卫星导航模拟信号源设计实现了北斗QPSK信号调制器。文中在分析了北斗卫煋导航系统B1频段信号的正交相移键控调制信号的基础上基于软件无线电的思想，在FPGA硬件平台上实现了QPSK信号调制器通过功率谱测试，QPSK模擬信号转数字信号叫解调和简单串口信息传输验证了调制模拟信号转数字信号叫解调硬件单元的正确性。 北斗卫星导航系统(BeiDou Navigation SatelliteSystem)是我国正在實施的自主研发、完全独立运行的全球卫星导航系统有着广泛的应用前景。北斗卫星导航系统信号采用正交相移键控(QPSK)调制提高了数据傳输速率，降低了信号间的相互干扰改善了定位性能，成为目前全球卫星定位系统现代化发展的方向之一因此对北斗卫星导航接收机嘚需求日益增加，为了测试验收高性能卫星导航接收机的静态性能及动态性能需要模拟产生北斗导航系统在各种环境下的真实卫星信号。 目前针对北斗导航系统模拟信号源的研究较少，可参考GPS和GLONASS模拟信号源的研究分析各个导航系统之间的差别，找到合适的研究方案攵献分析了GLONASS信号的结构特点，研究了复杂环境下GLONASS导航信号的产生文献针对GPS信号模拟源的算法进行研究，并通过FPGA实现模拟源的产生文献汾析了北斗卫星导航B1频段信号的结构，并用Simulink平台实现了信号模拟 北斗导航系统已于2011年12月进入试运行阶段，并于2012年12月公布了空间信号接口控制文件(Interface Control DocumentICD)。本文针对ICD文件中北斗B1频段的QPSK调制信号进行结构分析采用软件无线电的方法来研究QPSK信号的调制模拟信号转数字信号叫解调，汾析QPSK信号调制模拟信号转数字信号叫解调的原理利用FPGA仿真实现QPSK信号的调制模拟信号转数字信号叫解调，同时在射频输出端观察调制信号嘚功率密度谱 1 北斗B1频段信号特征 北斗B1频段信号由两个支路的“测距码+导航电文”正交调制在载波上构成。信号表达式如下 式中j表示卫煋编号;AI、AQ分别表示调制于B1频段载波同相、正交相支路的测距码振幅;CI、CQ分别表示同相、正交相支路的测距码;DI、DQ分别表示同相、正交相支路测距码上调制的数据码;f表示B1频段载波频率;φI、φQ分别表示B1频段载波同相、正交相支路的初相。 根据北斗B1频段信号QPSK调制方式的特点以及上式所礻的信号结构可知北斗B1频段每颗卫星均有一对独特的测距码，两者彼此不相关且正交接收到同一颗卫星信号的两个支路受各种因素影響所导致的码延迟、多普勒频移等均相同。 2 北斗信号的QPSK调制 在“北斗二号”系统中采用正交相移键控，QPSKQPSK调制技术的核心思想是两个载波正交BPSK信号的合成，即将一个比特流的每一个四进制码元用两个二进制码元的组合来表示两个二进制码元中的前一个码元用I表示，后一個码元用Q表示由于在一个调制符号中传输2 Byte，QPSK调制比BPSK调制的带宽效率高一倍载波的相位为4个间隔相等的值：π/4，3π/45π/4，7π/4这种调制方式使同一载波每次可传输2 Byte信息，从而使载波的频带利用率比BPSK提高了1倍同时抗干扰性更强。 对QPSK调制后的数据进行相关运算选取50位数据，通过仿真结果可以发现加入QPSK调制技术后，原测距码的自相关曲线发生了变化在QPSK调制下的测距码，除了存在一个明显的高峰外还具囿两个比较明显的次高峰，分别位于靠近主峰的左右两侧 3 北斗B1频段信号的模拟 北斗B1频段数字信号生成首先按照固定的采样时间间隔，也僦是固定的采样频率(采样频率取1 561.098 MHz)加入卫星的初始相位和多普勒频移，生成中频载波信号;然后将经过QPSK调制方式调制的测距码和北斗导航电攵调制到载波上叠加如果是MEO/IGSO的卫星需要在导航电文中在调制20位的NH码。每颗卫星的测距码和导航电文都不同因此应该对每颗卫星的信号進行叠加，接着对多卫星信号的每颗卫星信号加入预设的强度可设定的高斯白噪声，最后设定好模拟时长将信号数据通过工作站储存模块导入到工作站保存。 QPSK调制对输入数据流经内插、成形滤波和并串转换后再经正交调制后即得到已调QPSK信号。内插有助于对基带信号进荇波形成形可以通过重复现存采样点或者插入零脉冲来实现，成形滤波器的作用是消除码间干扰和频谱扩散QPSK模拟信号转数字信号叫解調对基带信号进行抽取、CIC滤波和Costas环载波同步后，再经过模拟信号转数字信号叫解调得到输出数据采用多级CIC滤波器级联来实现较大的阻带衰减，Costas环来估计和校正模拟信号转数字信号叫解调过程中的多普勒频移在整个设计方案中，数字调制模拟信号转数字信号叫解调算法在FPGAΦ完成FPGA硬件框图如图4所示，系统原理方案如图5所示 图5中CIC滤波器即级联积分器梳状(Cascade Integrator Comb，CIC)滤波器滤波器的冲击响应如下形式 调制部分，数據通过串口输入产生宽度为8 bit的并行数据流，然后分成IQ两路数据流，经过补零内插成形滤波和数据位截短后，通过并串转换再通过DDS模块生成基带QPSK调制信号。调制输出数据的速率是128 Mbit·s-1为使两者速率匹配，设计中采用内插方法来实现在内插模块的设计中，采用最简单嘚实现方法即在数据之间插零。零的个数N由内插前后数据的速率决定设计中N=7。内插模块通过数据锁存器和计数器实现在内插模块设計中，由于采用了“插零”处理导致码间干扰和带外辐射增大，为减小这些对信号模拟信号转数字信号叫解调的影响设计采用成型滤波器。并串转换模块通过4级锁位寄存器实现并行16位的输人数据按照并行4位的格式串行输入到DDS。 在模拟信号转数字信号叫解调部分通过NCO進行数字下变频，经过抽取CIC滤波器进行滤波，Costas环进行载波同步最后模拟信号转数字信号叫解调处数据，通过串口输出显示数字下变頻模块主要由NCO和混频器组成。混频器为8位乘法器采用Ahera提供的宏功能模块LPM_MULT，将数据锁存模块输出的8位数据与分别NCO输出的正交载波进行相乘乘积结果为一有符号的16位数据。为防止乘法器输出数据在后面模块运算处理中发生溢出同样在设计中对数据进行了截短处理。CIC滤波器采用三级8倍抽取的积分滤波器与梳状滤波器并联Costas环来估计和校正模拟信号转数字信号叫解调过程中的多普勒频移。 在测试部分串口输叺数据是43，串口输出12 34 FA 42 34 23 43说明了QPSK调制模拟信号转数字信号叫解调系统的正确性。同时通过频谱仪对设计的QPSK调制信号进行观察，FPGA开发板射频端口输出1 561.020 MHz的射频信号证明生成的QPSK调制信号在频率特性、频谱特性上符合系统设计要求，从而证明了调制信号的正确性功率密度谱如图8所示。 5 结束语 北斗卫星导航系统特别是B1频段信号，是未来民用的主要信号因此，频段信号成为研究热点而市场对北斗接收机的需求吔会越来越多。为了测试北斗卫星导航接收机的性能则需要模拟北斗卫星导航系统在各种环境下的真实卫星信号。本文针对北斗信号QPSK调淛信号的结构特点分析了QPSK调制模拟信号转数字信号叫解调的原理，并结合软件无线电的方法通过FPGA验证了系统的可行性和正确性。

根据哆分辨率分析理论信号c(t)的调制与模拟信号转数字信号叫解调就是小波重构与分解过程.为此，引入另一个函数φ∈L2(R)且有φmn(t)=2m/2φ(2mt-n)，使得分别鉯ψ和φ为基的两个空间相互正交，则存在两个序列{p(n)}和{q(n)}使得 　(8a) 　(8b) 　(8c) 　　设fj和gj分别是尺度为j的两个正交空间Vj和Wj上的函数则它们有唯一级数表示： 　(9a) 　　在实际系统中，总有,因此系统容量为M=-M,和M分别为系统分辨率的上限和下限.若在尺度为m的信道上采用多电平PAM调制因此信道的传輸速率Bm=2mlog2Lm比特/秒，其中Lm是调制电平数.显然此时数据是在的频带上传输.对这种调制方式，可以得出未编码情况下在加性高斯分形噪声信道中嘚误码率［2］实际上对加性白高斯噪声(AWGN)信道类似有 　(13) 式中Em为每符号的平均能量，σ2为AWGN的方差.从式(13)可以看出各信道的误码率会不一致.

摘偠：简要说明通信过程中模拟调制和模拟信号转数字信号叫解调的原理，基于NI LabVIEW 8．5软件平台设计开发了模拟调制和模拟信号转数字信号叫解调软件系统，通过该系统可以在时域和频域中实时观察幅度、双边带、单边带和残留边带信号并分析其仿真结果。该设计系统可以应鼡于信号和通信等教学及实验课程中加深学生对这类课程理解和掌握，从而提高高校理工科的教学水平和质量 关键词：LabVIEW；模拟调制；模拟信号转数字信号叫解调；实时观察 随着信息时代的快速发展，信息科学技术已成为21世纪国际社会和世界经济发展的强大动力调制和模拟信号转数字信号叫解调系统在通信、广播、电视等信息传输系统已得到了广泛的应用。调制可以使信号适用于无线信道传输幅度、雙边带、单边带调制是短波通信的三种主要方式。其中单边带调制已经成为短波通信的一种重要的调制方式；幅度调制的优点是接收设备簡单缺点是功率利用率低，抗干扰能力差目前主要用于中波和短波的调幅广播中；双边带调制设备较复杂，应用较少一般只用于点對点的专用通信。单边带制式普遍用于频带比较拥挤的场合如短波的无线电广播和频分多路复用系统中。该文主要是基于LabVIEW平台对幅度调淛(Amplitude BandVSB)进行了设计。LabVIEW自从1986年在美国国家仪器公司(NI)公司问世以来以简单易用的图形化编程语言平台和强大的图形用户界面，已被越来越多的笁程技术人员所青睐而且已经在各个领域得到了广泛的应用。 1 调制原理 1．1 幅度调制     通过调制信号去控制高频载波的幅度使之随调制信號做线性变化。它是将基带信号的m(t)与一个直流分量A0相加后与载波相乘即可形成调幅信号，其时域表达式如式(1)所示：         幅度调制的模型图如圖1所示     在幅度信号中，载波分量并不携带信息信息完全由边带传送。如果抑制载波只需将直流A0去掉，即可输出抑制载波的双边带信號 1．2 双边带调制     双边带调制是在幅度调制基础上将直流A0分量去掉后得到的一种高效的调制方式——抑制载波双边带信号。双边带调制模型图如图2所示     其时域表达式和频域表达式分别如式(3)，式(4)所示     1．3 单边带调制     单边带调制实现的方法主要有两种：滤波法和相移法，本文采用滤波法产生单边带信号即先产生一个双边带调制信号，通过一个滤波器滤除一部分边带就得到了单边带信号单边带调制模型图如圖3所示。 LabVIEW程序由前面板程序和程序框图两部分组成LabVIEW的前面板就像是一台电子仪器的操作面板，用以控制和显示实验结果；在程序框图中編写图形化程序实现仪器的功能。基于LabVIEW产生双边带信号、单边带信号及对应的波形和频谱显示根据调制原理，将一个低频正弦波和一個载波相乘得到双边带信号，经过滤波器滤波得到单边带信号直流信号与低频正弦波相加之后，再与一个载波相乘便可得到调幅信號，同时为了更方便地观看波形和频谱图更加直观地得出结果。模拟调制模拟信号转数字信号叫解调前面板如图4所示通过调制旋钮选擇调制波形，调幅旋钮选择波形通过时域波形、功率谱、模拟信号转数字信号叫解调信号显示结果波形。 模拟调制模拟信号转数字信号叫解调系统程序框图如图5所示该程序框图由三部分组成：模拟调制、模拟信号转数字信号叫解调和调制显示。模拟调制部分通过信号生荿函数产生模拟信号和载波信号再通过调制旋钮选择何种调制；模拟信号转数字信号叫解调部分是已调信号与调制同频的载波信号相乘，经过滤波器滤波后得到模拟信号转数字信号叫解调信号；调制显示部分将通过时域波形显示频谱测量信号通过功率谱显示结果，调制顯示灯通过调制选择旋钮信号与相应数字相减通过等0函数判断为真时，显示灯亮     幅度调制程序框图中将调制信号与直流信号相加，再與载波信号相乘便得到了幅度调制信号幅度调制程序框图如图6所示。幅度调制结果显示如图7所示调制旋钮选择2，调幅旋钮选择在1～5之間调制信号灯亮，时域波形显示时域幅度调制波形频谱波形的中心频率为100 Hz，由于直流信号和上、下边带叠加在一起成为90～110 Hz信号模拟信号转数字信号叫解调波形与调制波形相同。     在双边带调制的条件结构中将调制信号与载波信号相乘后得到了双边带调制信号，双边带調制信号程序框图如图8所示双边带调制结果如图9所示，调制旋钮选择3双边带调制信号灯亮，时域波形图显示幅度调制波形频谱波形嘚中心频率为100Hz，由上边带、下边带叠加在一起构成90～110 Hz信号DSB的功率谱与AM相近，只显示上、下边带的中心频率中去除了载波分量DSB信号的调淛效率是100％，即全部功率都用于信息传输     单边带调制是将调制信号与载波信号相乘后通过滤波器进行二次滤波，滤除下边带信号已调信号通过波形显示，单边带调制信号程序框图如图10所示单边带调制结果如图11所示，调制旋钮选择4单边带调制信号灯亮，频谱波形只显礻100～110 Hz的上边带信号单边带凋仅传输双边带信号的一个边带(上边带或下边带)，不仅可以节省载波功率还可以节省一半传输频带。     残留边帶调制程序框图如图12所示相乘后的信号经过滤波器后便得到了残留边带信号，前面板显示调制结果如图13所示 3 结语     本文首先简单介绍了模拟调制和模拟信号转数字信号叫解调原理，接着基于LabVIEW软件平台设计了模拟调制和模拟信号转数字信号叫解调系统并分析AM，SSBDSB，VSB这四种信号的仿真结果比较各自在信道传输和功率利用率方面的优缺点。在单边带调制中只采用了一级滤波有一部分边带未完全滤除，可以通过多级滤波技术进行改善其余三种信号仿真过程均正常。在使用LabVIEW的过程中发现它可方便、快捷地实现通信系统的仿真设计基于LabVIEW平台設计的模拟调制模拟信号转数字信号叫解调系统，可以在理工科的教学实验中推广运用加深对信号和通信等课程的理解和掌握，从而提高学校在理工科的教学水平和质量

摘要：采用直序扩频的通信系统具有较高的抗干扰能力，但通信信息速率会大幅下降因此，在通信速率和抗干扰之间找到一个平衡点是扩频通信系统的一个重要技术问题。文中提出了一种CCSK编码解码枝术该技术可以有效地提高扩频通信系统的通信速率。 关键词：扩频通信；数字相关；BPSK；循环移位键控 0 引言 在直序扩频系统中Nbit扩频码只能代表1bit信息，例如发射方发送32 bit的扩頻码接收方经过相关解扩处理后得到的有效信息为1 bit，信息速率为码速率的1／32而通过循环移位键控(CCSK)信息编码，就可以用Nbit扩频码代表K位信息即(N，K)编码在采用32 bit扩频码的系统中，通过CCSK编码将原始扩频码循环移位产生32种不同的扩频码发射方通过发送原始扩频码的32种不同循环碼可以代表5 bit有效数据，这样的编码方式可以使32bit码流携带5bit信息因此，在码速率不变的前提下可比采用直序扩频数据调制的信息速率提高5倍，同样接收方通过CCSK的相关处理，可以模拟信号转数字信号叫解调出5 bit信息 1 CCSK信息调制算法设计 所谓CCSK信息编码，就是通过软件算法或硬件電路计算将预发射数据向对应扩频码转换CCSK编码可以通过数据映射表产生，也可以通过逻辑电路实时计算产生 通过CCSK数据映射表实现CCSK编码，其信息转换速率较高、处理操作较少但需要的硬件资源较多，尤其是对于需要快速切换扩频码的抗干扰系统其较大的扩频码集合，需要制作大量对应的CCSK码表因此，映射表法比较适合通过处理器(DSP)软件计算产生而实时计算实现CCSK编码，其资源消耗较少但处理操作较多。为提高其转换速率降低转换时间，应通过FPGA设计相应逻辑电路来实现下面以32 bit扩频码通信为例，详细介绍实现两种CCSK编码的设计方法 1．1 CCSK數据映射表 通过表映射实现CCSK编码时，首先要对32 bit扩频码进行数据预处理以产生32 bit原扩频码的32个循环移位码。假定一个32 bit扩频序列{a0a1，a2…，a29a30，a31}通过右循环移位处理可以得到的32种不同位排列次序的数据如下： 即当原信息数据为N时将原m序列右移N位得到的32bit数据与m序列右移32-N位得到的32bit數据相加，就可得到32bit映射扩频码M将0～31的5 bit数据代入上式，就可以得到32种M序列构建的CCSK扩频码映射表对于具有L(L≥0)个可选扩频码集合的系统，鈳通过上式计算产生L个由32个元素组成的码表当系统对原数据进行编码时，即可通过扩频码号L和原数据N在码表中提取元素号为32×L+N的映射擴频码。 在一个扩频码集合较大的系统中计算产生的大量码表需要占用较多数据存储空间。对FPGA而言存储码表所占的存储器资源比例较夶但对某些DSP则相对较小，因此用码表映射方法实现CCSK数据编码的方法比较适合DSP软件处理。 1．2 CCSK逻辑编码电路的实时计算 CCSK逻辑编码电路实时计算同码表映射具有类似的算法不同的是通过逻辑电路实时计算不必存储大量的预处理数据，从而减少了硬件资源的消耗其电路由两级32 bit存储器和多路选择器组成，其电路原理框图如图1所示该电路将32 bitm序列存储在2个级联的存储器内成为一个64 bit的序列，这样当输入5bit调制数据N时，预存的64 bit序列中的第N位到第N+31位输出就是得到的32 bit序列M一般情况下，根据输入的原信息数据的不同可以得到32种不同的M序列如下： {a0，a1a2，…a29，a30a31}原信息数据0 {a31，a0a1，a2…，a29a30} 原信息数据1 {a30，a31a0，a1a2，…a29} 原信息数据2 …… {a1，a2…，a29a30，a31a0}原信息数据31 由上述可见，32种序列同软件计算嘚到的M序列完全一致通过FPGA内部的LE单元构建图1所示的逻辑电路比较容易，而且消耗的硬件资源也较少 2 CCSK信息模拟信号转数字信号叫解调算法设计 在数字中通信制系统中，要实现CCSK信息模拟信号转数字信号叫解调首先要通过A／D采样、正交基带下编码、低通滤波等数字信号处理方式对输入中频信号进行相位检测，最后采用数字相关器对正交基带码流进行相关运算以产生I、Q两路相关峰再通过正交相关峰合成产生苻号位为正的正交相关峰。图2所示为正交基带下变频信号处理电路原理框图 数字相关器是CCSK信息模拟信号转数字信号叫解调的关键部件，通过相关器进行CCSK信息模拟信号转数字信号叫解调有两种不同的逻辑电路架构包括两级串联型相关处理算法电路和多极并行数字相关器。無轮哪种CCSK相关模拟信号转数字信号叫解调器其核心都是数字相关器，而数字相关器分为全加器型数字相关器和流水线加法器型数字相关器这两种数字相关器的原理框图如图3所示。 2．1 两级串联型CCSK数字相关器算法设计 两级串联型CCSK相关模拟信号转数字信号叫解调逻辑电路一般甴两个全加器型数字相关器级联而成如采用32 bit m序列扩频码的系统，可将两个32 bit相关器级联成64 bit相关器其m序列本地码可设置成两个同样的m序列： {a31，a30a29，…a2，a1a0，a31a30，a29…，a2a1，a0} 当输入基带码流信号为m序列的某一种32 bit循环移位码时相关器就会输出相应的相关峰信号。其过程如下： 输入基带码流为32 bit m序列的原码时(时间次序为{a31a30，a29…，a2a1，a0})当码流与第一段本地码对应缓冲器内的本地序列{a31，a30a29，…a2，a1a0}一致时，相關器就会输出第一相关峰；在采样同步时钟的驱动下输入码流进入第二段本地码对应缓冲器内，此后当码流与相关器的本地序列{a31，a30a29，…a2，a1a0}一致时，相关器就会输出第二相关峰 当输入信号是扩频码m序列的1次循环移位码时，只有当输入码流信号被驱动到{a30a29，…a2，a1a0，a31}的位置上时相关器才输出相关峰信号。相对于0次循环移位码产生的相关峰其时序延迟了一个码片单位。依次类推当输入信号是擴频码m序列的N(0≤N≤31)次循环移位码时，通常可以得到延迟N个码片时间的相关峰图4所示是相关峰时序延迟示意图。 通过计算相关峰输出时间哃基准(0延迟)相关峰之间的时间差可以提取调制在信号上的信息数据N： N=(数据相关峰字符时间-基准相关峰字符时间)／码片时间 采用两级串联型CCSK相关模拟信号转数字信号叫解调逻辑电路模拟信号转数字信号叫解调CCSK信息消耗的硬件资源较少，但由于要对相关峰进行定时检测以及消除部分相关峰因此，对电路的处理时序较为严格只能采用全加器型数字相关器来实现。而流水线加法器数字相关器由于不具有实时归零功能无法实现两级级联，因此不适合两级串联型CCSK相关模拟信号转数字信号叫解调逻辑电路的相关器 2．2 多路并行CCSK数字相关器算法设计 哆路并行型CCSK数字相关器输入的的是m序列N次循环移位码，如32 bit系统中m序列N次循环移位码有32种，接收方可以通过32个32 bit并行数字相关器对基带码流進行相关处理当输入码流同第N路相关器的相关输出超出信号门限时，则认定接收到的数据为N图5所示就是并行相关峰输出信号。 多路并荇型CCSK数字相关器的电路结构比较简单对电路时序的要求也较低，相关器输出时序位置固定不需要进行时间差计算提取信息，也不需要對部分相关峰进行时序处理故可采用对加法进位延迟要求较低的流水线加法器型数字相关器作为相关处理的核心部件。但是多路并行型CCSK数字相关器消耗的硬件资源在同样码速率和码长时，比两级串联型CCSK数字相关器要多若干倍因此，32 bit扩频系统中采用多路并行型CCSK数字相关器要比两级串联型CCSK数字相关器所消耗的资源多16倍 3 结语 本文对CCSK信息的调制和模拟信号转数字信号叫解调算法进行了介绍，给出了CCSK逻辑编码電路的实时计算方法同时对两级串联型CCSK数字相关器算法和多路并行CCSK数字相关器算法的设计进行了说明。采用直序扩频的通信系统具有较高的抗干扰能力但通信信息速率会大幅下降。因此在通信速率和抗干扰之间找到一个平衡点，是扩频通信系统的一个重要技术问题洏利用本文提出的CCSK编码解码技术可以有效地提高扩频通信系统的通信速率。

1 引言     目前通信领域正处于急速发展阶段由于新的需 求层出不窮，促使新的业务不断产生因而导致频率资源越来越紧张。在有限的带宽里要传输大量的多媒体数据提高频谱利用率成为当前至关重偠的课题，否则将 很难容纳如此众多的业务正交幅度调制(QAM)由于具有很高的频谱利用率被DVB-C等标准选做主要的调制技术。与多进制PSK(MPSK)调制不 同OAM调制采取幅度与相位相结合的方式，因而可以更充分地利用信号平面从而在具有高频谱利用效率的同时可以获得比MPSK更低的误码率。     但仔细分析可以发现QAM调制仍存在着频繁的相位跳变相位跳变会产生较大的谐波分量，因此如果能够在保证QAM调制所需的相位区分度的前提下尽量减少 或消除这种相位跳变，就可以大大抑制谐波分量从而进一步提高频谱利用率，同时又不影响QAM的模拟信号转数字信号叫解调性能文献中提出了针对QPSK调制的相位连续化方 法，本文借鉴该方法提出连续相位QAM调制技术，并针对QAM调制的特点在电路设计时作了改进 2 连續相位QAM调制原理     QAM调制原理如图1所示。QAM调制的表达式一般可表示为 比较(2)、(4)式可以发现普通的QAM调制过程中存在着△θ的相位跳变量。这种相位跳变的存在会增大调制信号的谐波分量，从而使频带展宽。由于有用 信息主要集中在频谱的主峰附近，谐波中几乎不含有有用信息，所以从提高频谱利用率的角度，如果能够设法在保持每个码元主要区间内相位不变的前提下，在信号 相邻码元的过渡区内逐点连续改变相位嘚值，直到下一个码元的主要部分就可以使信号相邻码元之间的过渡区内最大相位差的绝对值趋近于零，从而既可以保证 QAM调制所必须的楿位差别又避免了相位改变时的剧烈跳变，可以大大抑制谐波分量     根据以上分析，连续相位QAM调制原理可用如下的公式表示     其中     称 为连續化函数2τ称为过渡区宽度，而把一个码元的其它部分称为该码元的主要部分。之所以选用这样的连续化函数是因为考虑到sin函数取值在┅l和+1 之间，并且是相当平滑的这样S(t)的取值范围是[0，1]于是运用公式(5)和(6)正好可以使相位在过渡区2τ内完成△θ的变化量，即从θm到 θm+1的变化昰在过渡区内逐渐完成的，这不同于一般QAM调制的相位跳变在过渡区结束后，即进入一个码元的主要部分时相位已经达到与输入数据相对應的 相位值θm+1这种变化既满足了QAM调制相位转移的要求，又实现了用相位连续变化代替跳变的目的     图2(a)、(b)分别给出采用普通QAM和连续相位QAM调淛后的波形(以16QAM为例，过渡区宽度选为1／4个码元周期)为了清楚起见，在上图中 截取两个相邻码元的波形叠加放大后绘于图3中图中虚线是經普通16QAM调制后相邻两个码元的波形，从图3可以看出从当前码元到下一个码元存在着跃变 而连续相位16QAM调制信号的转换线在过渡区则平缓的哆(如图中实线所示)。在过渡区结束后即进入每一个码元的主要区问时，连续相位QAM调制的相位 也已达到输入数据所对应的相位所以此区間两种调制方式的波形相同，因而图3虚线被实线所覆盖 3 连续相位QAM模拟信号转数字信号叫解调原理     普通QAM的模拟信号转数字信号叫解调过程洳图4所示，引入连续化相位技术后模拟信号转数字信号叫解调过程没有大的改变，如上文所述在采用连续相位QAM调制时，每一个码元主偠区间的相位仍是 与普通QAM调制相一致的以反映出相位的变化，不同之处仅仅体现在过渡区内因此模拟信号转数字信号叫解调时只要在通过低通滤波器后进行抽样时，把抽样值点落在每一个码元的 主要区间特别是选在码元的中间部分时，所得的结果就与普通QAM模拟信号转數字信号叫解调后的结果一致图5(a)、(b)分别是普通16QAM和连续相位16QAM模拟信号转数字信号叫解调后 同向支路的波形图，图6(a)、(b)是两者模拟信号转数字信号叫解调后正交支路的波形图6中虚线是经过低通滤波后的波形。比较两种情况下的波形可以看出连续相位QAM和 普通QAM模拟信号转数字信號叫解调后波形的区别仅在相位改变的过渡区内，主要区间仍然保持一致经过低通滤波后的波形则几乎一致，这对判决十分有利 由于模拟信号转数字信号叫解调过程没有改变，所以仍可采用普通的QAM模拟信号转数字信号叫解调器无需另外专门设计模拟信号转数字信号叫解调器。 4 仿真结果     为了研究连续相位技术对QAM调制性能的影响利用计算机进行了模拟仿真实验。图7是普通16QAM调制和连续相位16QAM调制的频谱对比圖(过渡区宽 度选为1／4个码元周期)图中横轴表示归一化频差(f一fc)Tb，纵轴表示功率谱密度图7中虚线表示普通QAM调制的单边功率谱，实线表示连續相位 QAM调制的单边功率谱对比图中各谐波分量，除主峰和第l谐波峰不变外第2、3、4峰分别下降了1．27dB、8．19dB和15．7dB，从第5峰 开始均下降20dB以上；從整体上比较两者的平均功率在2：1左右。由于有用信息主要存在于主峰及其附近区域现在主峰和第1谐波峰与普通QAM调制时 一样，这就说奣相位连续技术在压缩频带的同时有用信息不会因此而丢失。     由于在过渡区依据连续函数S(t)进行变化所以经过相位连续化处理后的信号楿对于普通QAM调制信号在波形上存在一定程度的“失真”。为了确定这种改变 对QAM调制传送信息数据可靠性的影响利用蒙特卡罗仿真方法产苼了连续相位QAM调制在高斯噪声信道下的误码率曲线，如图8中点线所示为了便于对比， 图8中还绘出了在同样条件下普通QAM调制的误码率仿真曲线(如图中带*线所示)对比两条曲线可以看出，在低信噪比时连续相位QAM的误码性能要略差 于普通QAM，但相差很小；在高信噪比时两条曲線几乎重合。这是由于仅在过渡区对QAM调制进行连续化处理码元的主要区间内相位没有受影响，而在模拟信号转数字信号叫解调 时判决叒选择码元的主要区间，所以采用连续相位技术后QAM调制的抗噪性能与普通QAM调制几乎一致 5 连续相位QAM调制器的FPGA实现     连续相位QAM调制器的电路结構如图9所示。整体上由FPGA器件和D／A器件以及滤波器等组成其中FPGA器件实现连续相位QAM调制所必须的串并转 换、相差选择，相位连续等功能；D／A器件主要把FPGA器件输出的数字信号转换成模拟信号并通过滤波放大处理以便于发送出去。     图9中串并转换模块将输入的数据按奇偶位分开變成两路并行的数据，以便于QAM进行相位选择相差选择电路实际上是一个存储器，其中存放QAM调制可能 的相位跳变值每一个经8位量化，以串并转换模块的输出值作为该存储器的地址码来决定选相电路的输出。接下去的二选一选择器是为实现连续相位QAM调制 功能引入的该选擇器的控制端与双可预置值计数器的输出端相连，此计数器的特点是具有两个预置值从预置值l递减到零的过程为两个相邻码元的相位连續变化 的阶段，此时计数器输出为0则二选一选择器开通0通道，因此相位跳变值进入O通道实现相位的连续化，即相位从θk-1开始经过△θk(t)S(t) 的作用，由θk-1连续变化到θk-1+△θk(t)；当预置值l递减到零后意味着过渡阶段结束，此时计数器内部由0变到预置值2并由预置值2开始递 减(直臸减到0再翻转回预置值1)，与此同时计数器的输出由0翻转为l二选一选择器开通1通道，进入正常的QAM的相位值产生码元的相位主要部分。所 鉯通过改变不同的预置值l、2可以改变过渡区和主要部分所占比例，产生不同的相位连续化效果也即过渡区宽度是可控的。     0通道实现相位的连续化功能由存储器、乘法器、加法器和寄存器2等构成。存储器中存放的是连续函数S(t)抽样后的量化值考虑到虽然FPGA器件的集 成度越來越高，内部容量越来越大但片内资源毕竟有限，因而选取S(t)的64个均匀抽样点经8位量化后存入该存储器，实验表明该量化精度足以满足使用 需要8位乘法器完成相位跳变值△θk(t)与S(t)的乘积运算。寄存器2为两个通道共用的部件其中存放的是上一次的相位值θk-1，与乘法器的输絀 相加后即得到θk-1+△θk(t)S(t)     1通道由两个寄存器和一个加法器构成，其中寄存器1存放选相电路输出的相位跳变值△θk(t)与寄存器2中存放的相位徝θk-1，相加即得到当前相位值 θk=θk-1+△θk(t)此过程紧接在相位连续化完成后，并同时将和值转入寄存器2中为下一次相位连续化做准备。转換存储器实际上由两个存储器组 成分别存放θk所对应的正弦和余弦值，以θk的量化值作为地址码通过查找表的方式分别由两个支路IkQk输絀。这部分电路占用大量内部资源要求选用 的FPGA具有足够的容量。sinwtcoswt存储器中分别存放着载波的正、余弦值，根据采样定理和实验分析紦一个正、余弦波周期采样32个点，经 过8位量化恢复出来的波形足够光滑。两个支路IkQk分别与载波的正、余弦值相乘后，再相加即实现了連续相位QAM调制当然此时输出的还是数字信 号，再经过D／A转换和相应滤波处理后就变成模拟信号。 6 部分实验结果 调制器实验利用伪随机碼发生器产生信息数据设置双可预置值计数器的两个预置值之比为1：3，这样过渡区宽度占每个码元宽度的l／4选用TLC7528型8位D／A转换器进行数模转换，经由TL084放大器构成的低通滤波器后输出已调信号     用TEKTRONIX2221A型数字存储式示波器观测实验结果，图10(b)是输出的连续相位16QAM调制信号波形为了便于比较，图10(a)中给 出普通16QAM调制在相同条件下的输出波形从图10中可以看出两种调制信号仅在相邻码元之间的过渡区有所不同，普通16QAM调制信號存在的尖锐跳变 在连续相位16QAM中则相对平缓得多而在过渡区结束后，进入每一个码元的主要部分时两种调制的波形是一致的 7 结束语     连續相位QAM调制技术可以在不影响QAM调制可靠性的同时，大幅压缩谐波分量提高频谱利用率。这在频率资源日益宝贵的今天具有特别重要的意义。     随着FPGA技术的发展大规模FPGA的容量在不断增大，价格在不断下降这使得集成复杂的算法成为可能。用它将实现连续相位QAM调制所需的夶部分功 能封装于其中将有利于通信系统实现小型化和集成化，并可提高系统的稳定性另外，由于FPGA器件具有在线可编程性可以很方便地进行系统升级和修改， 以满足不同应用场合的需要

摘要 基于FPGA的调制和模拟信号转数字信号叫解调的数字信号有多种，包括2ASK、2FSK、2PSK等攵中介绍了2FSK信号的调制与模拟信号转数字信号叫解调，以及该信号的功率谱最后提供验证结果，证明仿真结果符合要求 关键词 2FSK；调制；模拟信号转数字信号叫解调     随着通信理论和计算机技术的发展，现代通信系统中常用的是数字调制技术数字信号的调制、模拟信号转數字信号叫解调和识别是高科技术的发展趋势。调制模拟信号转数字信号叫解调技术是现代通信中一项关键的技术模拟信号转数字信号叫解调效果的好坏更是直接关系着通信系统的性能。而数字模拟信号转数字信号叫解调技术的关键在于瞬时幅度瞬时频率和瞬时相位参數的准确估计。     调制的目的是使信号波形适合于在信道中传输调制可以分为基带调制和载波调制两类。基带调制直接采用低通信号传递信息这种技术通常用于铜线、光纤等一些无载波的传输方式。载波调制也称为频带调制是将要发送的信息加载到载波上进行传输，即采用带通信号传输信息通过调制实现信号频谱的搬移。载波调制也就是通常所说的调制在现代通信中也主要涉及载波调制技术。     通信信号的调制模拟信号转数字信号叫解调技术已经发展多年各项技术已经相当成熟，文中主要研究了数字通信信号2FSK的调制模拟信号转数字信号叫解调技术及其实现 1 2FSK信号的调制及产生 1．1 2FSK信号的调制及产生     设信息源发出的是由二进制符号0，1组成的序列且假定1符号出现的概率為P，0符号出现概率为1-P它们彼此独立。那么一个二进制的频移键控信号可以表示成载波的频率随二进制基带信号在f1和f2两个频点间变化。故其表达式为         由于2FSK信号可以看成是两个不同载频的2ASK信号的叠加因此2FSK信号的时域表达式又可以写成     在频移键控中，初始相位φn和θn不携带信息通常可以令其为零。因此2FSK信号的表达式可以简化为     通常二进制频移键控信号的产生方法有两种一种可以采用模拟调频电路来实现；另一种可以采用键控法来实现。图1是2FSK信号的时间波形及键控法产生2FSK信号的原理图 1．2 2FSK信号的调制     一般2FSK信号的调制方法比较简单，通常情況下是用一个随机的1、0脉冲信号分别与一个载波相乘即可得到调制后的2FSK信号如图1(b)所示。 2 2FSK信号的模拟信号转数字信号叫解调     2FSK信号有两种模擬信号转数字信号叫解调方法：非相干模拟信号转数字信号叫解调及相干模拟信号转数字信号叫解调相应的接收系统方框图如图2所示。夲次设计采用的是非相干模拟信号转数字信号叫解调方式     由于本次实验接收的是500 kHz和700 kHz的2FSK信号，所以首先要经过滤波以得到两路不同载频的信号滤波器系数由Matlab软件仿真得出。 通过SignalTapII在线仿真经过滤波后的两路信号波形如图4(a)所示，信号经过滤波后下一步要对两路信号分别取絕对值，仿真波形如图4(b)如图取绝对值后的信号再经过低通滤波后，进行判决仿真波形如图4(c)所示。     整个模拟信号转数字信号叫解调过程汾别由各自的模块组成具体设计如图5所示。 3 2FSK信号的功率谱分析 由图可以看出2FSK信号的功率谱由连续谱和离散谱组成。其中连续谱由两個中心位于f1和f2处的双边谱叠加而成，离散谱位于两个载频f1和f2处；连续谱的形状随着两个载频之差的大小而变化若|f1-f2|<fs，连续谱在fc处出现单峰；若|f1-f2|>fs则出现双峰；若以功率谱第一个零点之间的频率间隔计算2FSK信号的带宽，则其带宽近似为 文中详细介绍了2FSK数字通信信号的调制模拟信號转数字信号叫解调原理并基于FPGA进行了调制与模拟信号转数字信号叫解调的过程设计，各部分主要用模块搭建滤波器用Matlab设计系数并用VHDL語言编写实现。经在线仿真验证有不错的模拟信号转数字信号叫解调效果。

摘要：为了实现MSK数字调制模拟信号转数字信号叫解调、扩频解扩等复杂算法设计了以TMS320C6416 DSP和Altera公司FPGAEP3SE110为核心的数字中频调制模拟信号转数字信号叫解调系统，并在此系统中成功实现MSK数字正交调制和MSK复相关模拟信号转数字信号叫解调等复杂运算该系统的硬件架构，对工程实践数字中频调制模拟信号转数字信号叫解调系统有一定的指导意义 软件无线电(SDR)是具有可重配置硬件平台的无线设备，因为更低的成本、更大的灵活性和更高的性能迅速成为军事、公共安全和商用无线領域的事实标准。SDR基带处理通常需要处理器和FPGA处理器通常实现系统控制和配置功能，而FPGA实现大计算量信号的实时处理因此采用DSP+FPGA的方案苻合软件无线电中的硬件可重新配置的思想。 1 电路系统设计     数字中频调制模拟信号转数字信号叫解调系统以Ahera公司的FPGAEP3SE110为核心来实现中频调淛模拟信号转数字信号叫解调系统中MSK数字调制模拟信号转数字信号叫解调、扩频解扩、信噪比估计和RS编译码等数字信号处理功能。并在其外围加上TMS320C6416 DSP协处理器完成与信息处理器的信息处理和扩跳频图样管理采用AD9233完成模拟中频到数字信号的转换，采用AD9957将调制后的MSK数字信号转换荿70 在本系统中采用了一片TMS320C6416A8作为协处理器，处理外界接收到的各种通信消息完成格式的转换、信息预处理、端机运行控制，扩跳频图样計算与管理等功能TMS320C6416是TI公司推出的TMS320C6000系列中的定点的高速DSP芯片，它采用超长指令字体系结构CPU时钟频率最高可达到1 GHz时，其运算能力最高支持8條指令并行执行定点处理能力最高可达8 GIPS。它有64个相互独立增强的可编程E-DMA通道可独立于CPU进行工作，以CPU时钟速率进行数据吞吐DSP在上电时根据相应管脚的状态确定Boot模式、工作频率。TMS320C6416有三种上电自举方式：No Boot引导、HPI引导与ROM引导DSP在复位时检测BEA[19：18]引脚电平状态来确定采用何种Boot模。TMS320C6416T嘚PLL系数选择由引脚CLKMODE1和CLKMODE0决定复位时系统检测这两个引脚的状态，根据这两个引脚的状态决定选择不同的PLL系数，有BY-PASS方式、×6方式、×12方式、×20方式本板选用40MHz的外部晶振时钟输入，PLL的倍频系数设为20倍CPU的系统时钟运行在800MHz。 1．2 外部存储器 1．2．1 EMIFA与SDRAM的接口     TMS320C6416片内有1 MB的内部RAM存储器而鼡于通信消息格式转换的程序需要500 KB的存储空间，还需要1 MB的数据存储空间其片内存储器不能满足以上程序运行和数据处理的需要，因此电蕗系统扩展了大容量的SDRAM以存放相关的数据以及程序 FLASH存储器是在EPROM和E2PROM的基础上发展起来的一种非易失性存储器，在掉电情况下仍能保证数据鈈丢失并能够在线实施擦除和再编程操作。在TMS320C6416的应用程序的开发中程序代码或数据表是要保存在FLASH或其他非易失存储器中，以保证掉电時代码仍在程序在加电复位后自动运行。TMS320C6416的EMIFB通过异步接口可以支持8位FLASH配置要实现TI公司TMS320C6416的外部ROM自举，8b的ROM ns能够在线擦除，并能在大多数標准的微处理器总线上通过特殊的编码命令序列编程为了方便以后FPGA和DSP程序的远端动态更新，本系统采用了FPGA和DSP共享FLASH的方式当DSP收到上位机哽新程序的命令后，通过更新FLASH中相应段的内容来更新相应FPGA或DSP程序。 1．2．3 EMIFA与FPGA双口RAM的接口     在本系统中为了实现并行处理，需要实现DSP与FPGA之间嘚数据通信考虑到数据交换的处理速度和软件编译的难易程度，本系统采用FPGA内建双口RAM的方式实现这一功能具体的实现方式采用中断方式，当DSP收到上位机通过高速LVDS传来的下时隙发送数据命令后将下一时隙要发射的数据和计算好的扩跳频图样，放到与FPGA通信的发射数据单元雙口RAM内向FPGA内控制模块双口RAM写中断命令，FPGA收到中断后跟据内部的时隙控制信号，完成RS编码MSK数字调制，频合控制将基带调制数据送给AD9957，产生70 MHz模拟调制信号送给上变频单元。当DSP收到上位机传来的下时隙接收数据命令后将下一时隙伪码和跳频图样计算好后，通知FPGAFPGA根据AD9233采样信号进行同步捕获、解扩、解跳、译码，将模拟信号转数字信号叫解调译码后的信息送到与DSP通信的接收数据单元双口RAM后给DSP产成中断信号，这个中断信号使DSP完成一次EDMA传输EDMA传输完成后，DSP发出中断清除命令并将接收到的信息报给上位机，从而完成一次完整的数据发送和接收 1．3 FPGA模块     本系统中采用了Altera公司的StrixⅢ系列EP3SE110作为核心处理器，完成了数字中频MSK调制模拟信号转数字信号叫解调、RS编译码、CRC校验码、信号信噪比估计、频合控制、收发通道自检控制、收发延时测量、TOA测量、各种时隙信号产生和对外600 MHz高速LVDS串行通信等功能StrixⅢ系列FPGA是Altera公司具有全新構架的高密度产品。它采用65 mm工艺与StratixⅡ相比，器件的逻辑密度是前者的2倍功耗降低了50％，性能提高了25％本设计采用的EP3SE110芯片，片上LVDS总线朂高速率可以达到1．25 Gb／s该芯片集成有106 500 D／A采用AD9957。AD9957是具有18位IQ数据通路和14位DAC的1GSPS正交数字上变频器。它在单片上集成了高速直接数字频率合成器(DDS)、高速14位数模转换器、时钟乘法器电路、数字滤波器以及其他DSP功能AD9957有3种工作模式：正交调制模式、单频输出模式、插值DAC模式。     本系统ΦMSK调制方式采用正交调制AD9957在正交调制模式下主要设置的工作参数有时钟倍频、频率控制字、内插因子、D／A输出增益控制等。时钟倍频：AD9957嘚系统时钟频率=输入时钟频率×倍频。系统的载波是由DDS提供的其工作时钟等于系统时钝。根据抽样与恢复定理DDS的工作时钟至少要两倍於载波频率，才有可能产生完整的载波信号一般情况下，为使DDS产生的载波更为稳定其频率要小于系统时钟的40％。为了保证输出信号的頻谱质量本板的800 MHz系统时钟直接由时钟综合器产生。AD9957内部锁相环采用旁路方式内插滤波器系数设为5，产生与外部基带调制数据同步的80 MHz时鍾PDCLK 1．5 A／D模块     A／D部分的设计采用ADI公司的AD9233和差分放大器AD8352配合使用，进来的70 MHz模拟中频信号先经过AD8352放大后再送给AD9233进行处理AD9233可以在70 MHz输入频率下提供85 dBc的SFDR性能，通过SPI或硬件连接采样后的数据可以输出为二进制补码、偏移码和格雷玛。ADI公司的AD8352低失真放大器可以用于单端转差分输入来緩冲和与多种12 b，14 b和16 b的高速模数转换器接口AD8352可以在频率为180 MHz时达到一个高达80 dB的无杂散动态范围，差分放大器的增益范围在0～24 dB之间可以按照單晶体管要求进行调节。 1．6 CPLD模块     CPLD采用Altera公司的MAXⅡ系列的EPM来实现系统电源上电顺序控制电压监测、软件看门狗、时钟综合器的配置和FPGA与DSP的程序加载等功能具体实现如下：系统上电时根据系统电源上电要求，控制电源模块加电使能端来控制上电顺序通过电压监测芯片，对系统電压异常进行监测根据异常情况进行系统复位或切断电源。通过内建计数器实现软件看门狗功能，软件看门狗可以通过DSP使能打开或关閉以方便系统调试。系统正常上电后通过SPI配置时钟综合器产生系统所需的时钟。时钟配置完成后CPLD控制FPGA采用FPP方式从FL-ASH中加载程序，当FPGA加載成功后根据FPGA的配置引脚CONFIGDONE状态，将FLASH控制权交给DSP控制DSP完成程序的加载。 1．7 时钟和电源模块     实现数字中频调制模拟信号转数字信号叫解调系统的时钟电路设计如下：板内40 MHz恒温晶振与外部供给的10 MHz原子钟通过时钟综合器ADI公司的AD9522做双时钟切换、主备时钟备份CPLD根据需要配置时钟综匼器生成DSP与FPGA的40 MHz工作时钟、AD9233的40MHz或80 MHz采样时钟、AD9957的800 在硬件电路实现时，MSK基带调制(图中实线部分)在FPGA中实现当接收到系统的发送允许St_TCLK时，启动MSK基带調制从RAM中读取发送信息数据，从低位开始进行差分编码、根据消息和伪码进行伪随机扩频将扩频后的数据进行串并变换、正余弦加权運算，之后将正余弦加权后数据送给D／A处理中频调制(图中虚线部分)采用AD公司的带D／A转换的正交数字上变频器AD9957完成，AD9957可以实现数据的内插濾波、正交上变频、D／A转换输出等功能本系统设置中频频率为70 MHz。     由于基带MSK调制就是对并行的两路数据进行正弦加权即每个比特对应于周期为fb／4的半个的正弦波形，根据0／1选择不同的相位因此在具体实现中，可以采用查找表的方法根据内插系数先产生半个波长的正弦波信号数据进行存储，在调制时根据数据选择输出不同相位的半个周期正弦波形     本板的信息模拟信号转数字信号叫解调采用解扩模拟信號转数字信号叫解调一次完成的方案：即在系统完成捕获和同步的情况下，利用扩频码的相关性通过相关运算，解出信息因此系统接收方案就归结为如何对相关峰进行捕获的问题。     由于本系统的信号带宽为5 MHz因此可以根据欠采样理论，对70 MHz模拟中频信号进行40 MHz欠采样；根据數字信号处理理论对70 MHz模拟中频信号进行40 MHz采样，相当于一次下变频将频谱搬移到10 MHz的载频上，通过本地的10 MHz的NCO对采样后的信号进行数字正茭下变频，采用低通滤波器滤掉高次谐波分量，变为基带信号后在与本地的PN码所对应的MSK基带信号进行基带复相关运算，运算后的实部與虚部的模值就是最大相关峰值基带复相关原理框图如图4所示。     图5为根据基带复相关原理在板运行时解出的相关峰，根据实际测试结果该方法完全可以满足系统的指标要求，并具备一定的抗多径和多普勒频偏的能力 3 结论     通过采用DSP+FPGA的方案构建的中频调制模拟信号转数芓信号叫解调系统能够更好地完成中频调制、模拟信号转数字信号叫解调、编译码、扩频解扩和消息预处理等功能。将对时序要求严格的算法放到FPGA中实现系统控制和消息预处理由DSP来完成，这样使得系统调试更加方便通过该系统还可以实现QPSK。16QAM等其他多种调制方式通过DSP对FPGA嘚不同配置，实现信号不同调制模拟信号转数字信号叫解调方式的切换来实现中频意义上的软件无线电。

根据多分辨率分析理论信号c(t)嘚调制与模拟信号转数字信号叫解调就是小波重构与分解过程.为此，引入另一个函数φ∈L2(R)且有φmn(t)=2m/2φ(2mt-n)，使得分别以ψ和φ为基的两个空间相互正交，则存在两个序列{p(n)}和{q(n)}使得 　(8a) 　(8b) 　(8c) 　　设fj和gj分别是尺度为j的两个正交空间Vj和Wj上的函数则它们有唯一级数表示： 　(9a) 　　在实际系统Φ，总有,因此系统容量为M=-M,和M分别为系统分辨率的上限和下限.若在尺度为m的信道上采用多电平PAM调制因此信道的传输速率Bm=2mlog2Lm比特/秒，其中Lm是调淛电平数.显然此时数据是在的频带上传输.对这种调制方式，可以得出未编码情况下在加性高斯分形噪声信道中的误码率［2］实际上对加性白高斯噪声(AWGN)信道类似有 　(13) 式中Em为每符号的平均能量，σ2为AWGN的方差.从式(13)可以看出各信道的误码率会不一致.

目前，大气激光通信、无线紅外通信以及新兴的紫外光通信技术发展迅猛是现代通信技术研究的一个热点。尤其是新兴的紫外光通信技术它工作在通常所说的紫外光“日盲区”，利用该波段的紫外光进行通信其背景噪声可视为零也使得紫外光通信具有低窃听率、低位辨率、全方位、高抗干扰能仂等优点。光通信系统大多采用设计为强度调制／直接检测(IM／DD)的系统应用于强度调制／直接检测光通信系统中的调制方式有很多种，脉沖位置调制(PPM)是一种正交调制方式相比于传统的开关键控(OOK)调制，它具有更高的光功率利用率和频带利用率并能进一步提高传输信道的抗幹扰能力。此外PPM降低了光辐射平均功率的要求，小辐射功率对延长发射光源工作寿命特别重要能有效提高整机系统的使用寿命。    本文從工程应用出发根据PPM的基本原理和数学模型，对PPM调制模拟信号转数字信号叫解调系统进行了设计并用Verilog HDL语言在Quartus上完成了系统仿真。1 PPM的基夲原理与数学模型    根据脉冲形式脉冲位置调制可分为三种：单脉冲位置调制(L-PPM)，差分脉冲位置调制(L-DPPM)以及多脉冲位置调制(Multi-PPM)从带宽利用率、傳输速率以及工程实际应用上综合考虑，选择L-PPM作为PPM实现的具体方式    L-PPM是将一个n位二进制数据组映射为由2n个时隙组成的时间段上的某一个时隙处的单个脉冲信号。易知一个L位的PPM调制信号传送的信息比特为log2L。如果将n位数据组写成m=(m1m2，…mn)，而将时隙位置记为l则此单脉冲位置調制的编码映射关系可以写成如下数学关系：l=m1+2m2+…+2n-1mn，n∈{01，…n-1)。根据此关系式得出16-PPM的示意图，如图1所示2 PPM调制系统设计    由上述讨论，不難发现PPM的调制过程本质上是一个计数过程程序需计算并行数据中的数值，并在相应的时隙位置输出一个高脉冲其他位置不输出脉冲，從而保证信号的一一映射    本文基于Verilog HDL语言设计，以16-PPM为例其设计思路为：由图1所示PPM调制原理，PPM调制是将并行输入数据进行计数故在调制の前应将串行输入的数据进行串／并转换，由于是16-PPM一帧时间内时隙个数应为16个，每次对4位数据进行串／并转换故触发串／并变换的时鍾信号是时隙时钟的四分频。转换后的4位并行数据需与16进制计数器进行比较从而确定高脉冲在这一帧中的时隙位置这要求并行数据能维歭一帧时间使之与计数器产生的计数值进行比较，故由锁存器控制输出并行数据当并行数据与计数器的输出值相等时，就输出高电平“1”否则输出低电平“0”，这样就产生了所需的PPM信号具体流程如图2所示。3 PPM模拟信号转数字信号叫解调系统设计    本文已详细介绍了PPM的调制過程PPM信号的模拟信号转数字信号叫解调过程从本质上讲就是PPM调制的逆过程，故对其详细模拟信号转数字信号叫解调过程在此省略但在PPM模拟信号转数字信号叫解调过程中需要解决一个非常关键的时钟同步问题，具体包括位同步和帧同步3．1 PPM的位同步    位同步与帧同步建立的效果与效率关系到整个PPM模拟信号转数字信号叫解调过程的成功与否。而位同步又是帧同步的基础实现位同步的方法有插入导频法和直接法。插入导频法是在基带信号频谱的零点处插入所需的位定时导频信号；直接法则是在发送端不专门发送导频信号而直接从接收的数字信号中提取位同步信号。从PPM调制过程中发现PPM信号中包含有时隙时钟信息即位同步信号，宜采用直接法直接提取位同步的方法又分滤波法和锁相环法，现在通常采用数字锁相环提取位同步信号数字锁相环解决了模拟锁相环的直流零点漂移、器件饱和以及易受电源和环境溫度变化影响等缺点，而且具有可靠性高、体积小、易于集成等优点文献已详细阐述，本文限于篇幅不在此赘述3．2 PPM的帧同步    实现帧同步可采用插入法或直接法，插入法即在每帧的帧头部插入特殊的码元用以辨别每帧的起始位置，比如插入巴克码但这样会让PPM的调制与模拟信号转数字信号叫解调过程复杂化，并且插入的码元占用了原本传输信息的时隙会降低整个系统的传输速率，本文采用直接法提取幀同步信号    实现PPM模拟信号转数字信号叫解调时的帧同步传统上多采用基于锁相环的方法。即采用锁相环锁住“肩并肩”的两个光脉冲洳图1所示，帧3与帧4之间的两个光脉冲即为“肩并肩”光脉冲很明显出现这种光脉冲的情况相对较少，尤其是随着调制阶数的增大出现嘚概率势必减小，严重影响了实现帧同步的速度此外，由于PPM信号的连“0”码过长使用锁相环不能很快锁住，而且很易失锁这里利用PPM信号自身特性，采用数字逻辑电路提取出字同步时钟    由16-PPM示意图，发现PPM信号有三个特点：其一每个PPM帧由16个时隙组成，但其中有且只有一個时隙是高电平其余的都是低电平；其二，若连续出现16个低电平说明这16个低电平一定不处在同一个PPM帧当中，而是在相邻两个帧中；其彡若连续出现2个高电平，说明这2个高电平只能在相邻的两个帧当中    基于PPM信号上述三个特点，在FGPA中设计提取帧同步信号过程如下：接收箌的PPM调制信号输入到串／并转换单元在同步时隙时钟的控制下，将串行的PPM调制信号以16位并行输入这个过程实际上就是一个16位数据移位嘚过程。再对并行输出的16位数据进行逻辑判断若这16位数据中有且只有一个高电平“1”，则输出高电平其他情况则输出低电平“O”。与此同时计数器对时隙时钟进行计数，计数器每计16个次产生一个进位高电平“1”其他时候则输出为“O”。将计数器输出与逻辑判断输出進行相与若两者都为高电平，相与结果为“1”则输出一个帧同步信号，其他情况下则不输出帧同步信号但若逻辑判断结果为“0”，洏计数器输出为“1”时需将此时与门输出的低电平与计数器输出的高电平进行同或运算，得到低电平“O”并将此低电平跟控制计数器嘚时隙时钟相与，使计数器暂停计数一次从而通过扣除时隙时钟的方式逐渐达到帧同步。具体设计流程如图3所示4 8．0平台进行仿真，图4為PPM调制仿真图ser_in为串行输入的数据，parr为串／并转换后的并行数据data_out即为PPM调制后的输出信号，从图中可以看到PPM调制正确为了更好地展现程序逐渐同步的原理，选择从4-PPM信号中恢复帧同步如图5所示，从仿真中不难看出帧同步输出framclk_out逐渐同步的过程。    图6为PPM模拟信号转数字信号叫解调仿真图图7为系统整体仿真，即串行输入数据经PPM调制后模拟信号转数字信号叫解调程序从已调信号中提取帧同步，并模拟信号转数芓信号叫解调出原有串行输入数据从图7中看到串行输入数据与串行输出数据之间存在一定的延迟，一方面是因为硬件系统自身存在延迟更主要的原因是由于在PPM调制时，比较器需等待第一次串／并转换完成再进行比较并输出PPM信号，而模拟信号转数字信号叫解调是在基于調制后PPM信号进行的从而导致了仿真中的延迟，但在实际运用中这个延迟并不存在5 结语    用Verilog HDL语言设计完成了基于FPGA的PPM调制模拟信号转数字信號叫解调系统，并在Quartus 8平台上对调制过程、帧同步过程和模拟信号转数字信号叫解调过程以及整个系统进行功能仿真和时序仿真从仿真中鈳以看出整个系统达到了预期的目标，能够高效稳定地完成PPM调制与模拟信号转数字信号叫解调过程为将来的实用化打下了基础。但另一方面也在仿真中发现帧同步时间偏长，需要进一步改进

天碁科技（T3G）率先实现全球首个基于具备多模能力的软件调制模拟信号转数字信号叫解调平台的TD-LTE（LTE，长期演进）端到端应用互通性测试天碁科技的平台采用先进的嵌入式矢量处理器核，最高可以实现150 Mbps的下载速率和50 Mbps嘚上传速率并支持TD-LTE/TD-HSPA/EDGE以及LTE FDD制式下的多种通信模式。中国移动根据TD-SCDMA网络的发展进程已经提出了对于TD-LTE的标准需求。天碁科技针对中国移动要求的TD-LTE标准进行了设计研发并与TD-LTE网络供应商合作，在TD-LTE网络上首次成功实现业界领先的基于可支持多模式通信的软件调制模拟信号转数字信號叫解调平台的端对端视频流功能演示这是全球首款通过商用TD-LTE基站（eNodeB）和用户终端(UE)原型机进行的端到端TD-LTE 应用演示。在去年“2008年世界移动夶会”期间该软件调制模拟信号转数字信号叫解调平台曾成功实现LTE-FDD的功能演示，此次TD-LTE通信的的成功演示更加证明了该平台的多模支持能力，该软件调制模拟信号转数字信号叫解调平台也能够同时支持TD-HSPA和EDGE 等既有标准天碁科技在TD-SCDMA终端系统解决方案开发方面拥有丰富的经验忣技术知识，并以此为基础取得了TD-LTE开发的快速突破通过使用自主研发的可编程软件调制模拟信号转数字信号叫解调器，天碁科技在开发TD-LTE/TD-HSPA/EDGE哆模终端系统解决方案方面将获得显著的优势全球最大的移动营运商中国移动已经选择TD-LTE作为下一代通信技术，多模TD-LTE/TD-HSPA/EDGE终端的推出对EDGE到TD-HSPA、以忣TD-LTE的平滑演进将起到至关重要的作用天碁科技的多模终端系统解决方案对于加速TD-LTE的进程，并充分满足中国移动的产品要求此外，手机淛造商可利用该平台开发出支持全球漫游的多模终端产品

摘要：设计实现了一套基于软件无线电的软件化MODEM实验系统，该系统硬件以TMS320C6711数字信号处理器(DSP)为核心实现软件无线电多制式调制模拟信号转数字信号叫解调功能，并设计硬件接口完成与主机实时通信在主机中设计虚擬仪器控制显示平台，实现了对调制模拟信号转数字信号叫解调制式的实时选择及实测数据的实时显示关键词：软件无线电；虚拟仪器；DSP；MODEM     软件无线电的基本思想是以开放的、可扩展的、结构最简的硬件为通用平台，把尽可能多通信功能用可升级、可替换软件来实现其Φ心思想是：构造一个具有标准化、模块化的通用硬件平台，并通过软件加载实现各种无线通信功能的一种开放式体系结构调制模拟信號转数字信号叫解调器是软件无线电的关键技术环节，是软件无线电技术研究的核心内容之一调制模拟信号转数字信号叫解调器的软件囮是实现软件无线电开放性、通用性的关键一步。     系统原理     本系统针对高校教学而设计以TMS320C6711数字信号处理器(DSP)为核心搭建软件无线电教学演礻平台，为了尽可能充分地体现软件无线电的设计思想硬件平台以DSP为核心搭建实现了硬件的模块化、开放性和可编程性，通过硬件实现數据收发、放大在DSP中编程实现FM，DSBQPSK， QAM等多种制式的调制模拟信号转数字信号叫解调功能系统最大的特点是采用通用计算机与DSP处理单元楿结合的方案，系统中各种人机接口及控制功能、存储显示功能由PC机完成而各种实时任务交给DSP完成，充分发挥DSP的高速处理能力及PC机的灵活性     系统结构    该系统结构如图1所示。它是由DSP数据处理板及PC人机接口控制前台组成其中DSP数据处理板以DSP(数字信号处理器)为核心微处理器芯，外接数据收发装置及DSP外围硬件设备数据接收发送装置对外部信号进行采集和输出，通过功放将有用信号放大由于所用DSP为数字信号处悝芯片，所以还         需要A/DD/A转换电路，将采集的模拟信号转换成数字信号并将处理后的数字信号转换成模拟信号输出。为满足主机与外围硬件的通信要用到DSP与主机接口，在硬件中我们通过HPI(主机接口)实现DSP与PC实时通信在PC机中用软件设计了虚拟仪器控制显示平台，实现对硬件处悝的控制及显示用户可以在虚拟仪器平台前面板中输入数据选择各种调制模拟信号转数字信号叫解调制式，并通过数据通信接口将数据讀入PC机在虚拟仪器显示平台中以图形方式实时显示数据结果。 CPU内部包括程序取指单元、程序执行机构、芯片测试和仿真端口以及控制逻輯程序取指单元由程序总线与片内程序存储器相连。程序执行机构包括2个对称数据通道(A和B)2个对称的通用寄存器组、2组对称的功能单元(烸组4个)、控制寄存器组和控制逻辑以及中断逻辑等。每组数据通路有读入及存储(写出) 数据总线与片内存储器相连      TMSC67x系列CPU采用哈佛结构，其程序总线与数据总线分开取指令和执行指令可以并行运行。C67x系列芯片的程序总线宽度为256bit每一次取指操作都是取8条指令，称为一个取指包片外的存储器及总线不分，二者是统一的全部存储空间(包括程序存储器与数据存储器，片内与片外)以字节为单位统一编址     系统中主机通信接口HPI是TI公司数字信号处理器(DSP)中用于和主机进行双向数据通信的8位并行接口。HPI称为主机接口是TI公司高性能DSP上配置的与主机进行通信的片内外设。传统的单片机与主机(比如PC机)接口时需要在片外扩展附加芯片。如果采用与主机共享RAM的方式则要片外扩展RAM及触发、锁存等芯片，这时主机可以通过DMA方式随机或整块地访问共享RAM；如果不要求主机随机访问从机数据也可以采取扩展FIFO芯片的方式。 HPI主机接口将以仩这些功能集成在DSP芯片内部使其与主机的连接简化，对于DSP系统无须在片外扩展上述用途的芯片HPI有两种工作方式，共用寻址方式(SAM)和仅主機寻址方式(HOM)本系统采用共用寻址方式，主机和DSP都能寻址HPI存储器主机向DSP传达的控制字以及DSP处理后的实时数据都放在HPI存储器中以供访问。甴于HPI是集成在片内因此主机可以达到很高的访问速度，在SAM方式中运行频率与DSP的主频率相当适应了 软件结构如图2所示。建立虚拟控制显礻系统的目的就是要实现前台软件与底层硬件连接在一起形成一个完整的系统该系统使用dsk6x11hpi.dll动态链接库文件实现与TMS320C6711DSP板子的HPI通信。PC机执行应鼡程序加载算法到DSP端，并将需要处理的数据传送到DSPDSP计算完成后将数据传回PC，整个过程由PC来控制启动、处理、结束等这样软件结构中需要有控制显示的可视化用户界面，同时软件要与具体硬件连接则需要软硬件接口程序。在DSP中为了实现多制式的调制模拟信号转数字信号叫解调需要信号调制模拟信号转数字信号叫解调软件，要将算法应用到具体硬件平台中还需要硬件平台的驱动程序。 系统要实现多種制式的调制和模拟信号转数字信号叫解调这部分功能通过DSP软件完成，本系统实现了FMDSB，QPSKDQPSK等多种制式的调制和模拟信号转数字信号叫解调。为了提高程序的灵活性和可移植性把多种制式的调制模拟信号转数字信号叫解调程序编写在同一个工程文件并编译下载到DSP中，在MODEM板卡工作时通过PC前台发送的控制字，选择不同的程序入口点和调用不同的调制模拟信号转数字信号叫解调函数来选择不同的调制模拟信號转数字信号叫解调方式在模拟调制与模拟信号转数字信号叫解调部分，根据不同调制方式的特性选择了AM，DSB和FM3种调制方式加以实现茬数字调制与模拟信号转数字信号叫解调部分实现了QPSK和QAM。 由于在实现主机与DSK板通信的过程中涉及到先后顺序即建立连接、复位板子、复位DSP、打开HPI端口、加载程序、执行读写操作、关闭HPI、最后关闭连}