计算机组成原理 实验系列 一、总線与寄存器 二、进位加法器 三、比较器（仲裁器） 四、计数器 五、运算器 六、存储器 七、时序发生器 八、微程序控制器 九、硬布线控制器 賴晓铮 博士 华南理工大学 laixz@ QQ: （二）进位加法器 实验 实验内容： ● 设计拥有共同输入端的4位带符号位串行加法器和四位并行进位加法器加法器比较两者运算结果。 实验目的： ● 了解半加器和全加器的电路结构 ● 掌握串行进位加法器和四位并行进位加法器进位加法器的原理及設计方法。 全加器 半加器 实验步骤： ● 请根据逻辑图和真值表制作半加器和全加器电路 （二）进位加法器 实验 电路图 串行进位运算器原悝图 An-1和Bn-1是符号位，判断溢出：OF ＝ Cn ⊕ Cn-1 [A]补=An-1An-2…A1A0 [B]补=Bn-1Bn-2…B1B0 Fi = Ai⊕ 串行 四位并行进位加法器 四位并行进位加法器进位加法器 电路图 实验步骤： ● 启动仿真令BUS_[7..4]=0101，BUS_[3..0]=0010M=0，记录并比较串行与四位并行进位加法器加法器的运算结果是否溢出？如果改为BUS_[3..0]=0011结果如何？ ● 启动仿真令BUS_[7..4]=1101，BUS_[3..0]=0011M=0，记录并比较串荇与四位并行进位加法器加法器的运算结果是否溢出？如果改为M=1结果如何？ （二）进位加法器 实验 思考题： ● 请问本实验的运算器是補码运算器原码运算器还是无符号数运算器？与串行进位加法器相比四位并行进位加法器进位加法器的优势是什么？所谓的“四位并荇进位加法器”在哪里 ● 本实验中，运算器可以表示的数值范围是多少请把运算器电路分别修改为四位无符号数运算器和五位补码运算器（一位符号位），并分别写出各自新的数值范围 （二）进位加法器 实验