SYNC/PDWN 管脚允许直接控制转换时序.简单嘚发出一个 SYNC 命令或者在改变模拟输入 后 SYNC/PDWN 管脚有一个脉冲.(看同步部分了解更多的信息).当 SYNC/PDWN 管脚变为高 电平时转换开始,停止当前的转换从新启动轉换更新数字滤波器.当 SYNC/PDWN 管脚变低,DRDY 输 出变高 , 在 转 换期间保持 高 电平 . 过 了建立时间 setled
图当连续转化速率 的阶跃信号 数据格式 以二进制的补码格式輸出位数据最低位是 个正的满 量程输入产生个 的码负的满量程输入产生个 的码这些事输出超过满 量程的代码片段表汇总了不同输入信号的悝想输出代码 表理想输出码输入信号 INPUT SIGNAL VIN DEAL◎ UTPUT CODE(1) TAINP-AINNI 2VEE FEFFF-n PGA + 2VReF
0000015 PGA(223-1 NOoJIN 2v; F FFFFFFh PGA223 2VREE 223 PGA 不包括噪声影响偏移増益误差 通用数字口 有四个专用数字口 有两个专用口通过寄存器所有的数据 管腳可以单独的配賀为输入或者输岀寄冇器的位决定每个管脚是输入还是输出 位控制管脚状态读回寄存器将显示出数字管脚的状态无论通过位他们被配置
成输入还是输出当数字管脚被配置成输入寄冇器被用来读岀这些管脚的状态当被 配置成输出设置输出值在 中数字 不存在控制操作 的寄 存器设置对设备没有影响 文件使用 试用版本创建 在待机或者低功耗模式控制寄冇器任然活跃如果配置成输岀将继续驱动管脚如果 配置成输入他们将破驱动成防止过度功耗不悬空 数字管脚在上电或者复位后被设置为输入除了 他被使能成时钟输出如果
数字引脚没有使用偠么使他们作为输入与地连接要么将他们配置为输出这将放置多会 的功耗 时钟输出 时钟输出管脚可以被用着其它设备的时钟如微控制器这個时钟可以通过使用 寄存 器中的 被配置成 注意使能输出时钟和驱动外部负载将 增加数字功耗待杋模式不影响时钟输岀状态如果待杋状态被使能时钟输岀在待机状态继 续运行如果不需要时钟输出功能可以再低功耗或复位后通过写 奇存器禁止 时钟发生器
的主时钟可以通过外部晶振或时钟发生器提供如果时钟是由晶振生成必须提供 外部电容以确保启动转换更新和稳定的时钟频率如图所示表列出了两个建议晶振晶振應该尽 量靠近 的管脚来减少线长有关陶瓷谐振器的信息看应用笔记 的陶瓷谐潜振器的使用方法可以再 下载 O TALTCLEIN Crystl xTAL2 C1,- 5pF to 20pF 图品振连接 表格推荐晶振 制造商 頻率 部分数
当使用一个晶振 和 都不可以用来驱动其他逻辑如果其他驱动需要时钟 源 管脚可用于此功能当使用外部时钟发生器提供信号到 管腳 禁止 浮动确保外部时钟发生器提供一个干浄的波形超调和毛刺时饣将降低整体的 性能 校准 偏移和增益误差可以通过校正电路减小图显示校准框图偏移误差通过偏移校准寄存器 更正同样满量程误差可以通过满量程校准寄存器更正这些都是位的可读可 写的寄存器 TREFF
范围内的补码洏的范围是从到 同事支持使用 个命令自校准和系统校 准 校准可在仟何时候执行虽然 的漂移性能很低但是个单的校准时必须的当校准开始 变為高电平 保持到后来的数据就绪在一个校准过后不必丢弃数据强烈建议在上电后参考稳定发出一个 自校准命令在复位之后 执行自校准数据速率改变后必须执行校准缓冲配置 或改变必须执行自校准 表格不同的数据速率的校准值的改置 数据速率 理想 理想
白校准 自校准纠正内部偏迻和增益误差在自校准的时候合适的校准信号采用内部模拟输 入 执行偏移自校准模拟输入和断廾信号源连接到 看表 不同的数据速率设置偏迻自动校准所需要的时间如人多数 所需要的时间一样 校准付间的多少直接与 有关系了偏移校准更新奇器 表自偏移校准和系统偏移校准时间 數据速率 自偏移校准和系统偏移校准时间 文件使用 试用版本创建 注意
执行一个自动增益校准模拟输入和和信号源断开在内部连接 在同时 连接到 自增益校准可以被用于各种设置 有 很好的増益校准即使设置要求很高所示的典型特征部分利用缓冲将参考输入限制在 自动增益校准的囲模范围内因为它们将连接到缓冲输λ它们必须在特殊模拟输入范围內 或者 的电压超过缓冲模拟输入的范围 缓冲在自动增益校准时
必须被關闭否则使用系统增益校准或者向寄存器直接写增益系数为了不同的数据速 率和设置自动增益校准更新寄存器 臼动增益校准时间 数据速率 設置 注意 文件使用 试用版本创建 先执行一个自偏移校准再执行一个自增益校准在自校准期间模拟输入和信号源 断开当在自校准付使用输入緩冲器请遵守以上的参考输入共模范围图显示了不同数据 速率设置所需要的自校准时间自校准更新和寄存器 数据速率 设置
注意 系统校准 系統校准通过使用 和 命令更正内部和外部偏移和增益误差在系统校 准期间适当的校准信号必须被用户从输入管脚提供 执行一个系统偏移校准鼡户不需提供一个零差分输入信号 将计算 个值来抵消在系统甩的使宜表显示了不同数据速率的系统偏移校准所需要的时间注意 这个时间跟洎校准时间一样系统偏移校准更新寄存器 文件使用 试用版本创建
执行一个系统増益校准用户必须提供一个满量程输入信号给 然后 计算一个徝来抵消系统增益错误系统増益校准可以更正输入管脚的满量程 输入或者更大当使用系统増益校准时不要超过满量程输入电压表显示了不哃的数据速 率设置系统增益校准所需要的时间系统增益校准更新寄存器 衣系统增益校准吋间 数据速率 自偏移校准和系统偏移校准时间 注意 洎动校准 自动校准可以被启动转换更新 寄存器的 位
完成一个写命令 自动 启动转换更新一个自校准来改变数据速率改置缓冲器状态 串行接口 兼容串行接冂有四个信号 并允许与 通讯控制用组 片上寄存器搾制可编程功能数据通过串行接口从这些寄存器中读写输出线 作为状态 信号指礻当一个转换已经完成 变低时新的数据可用该时序规范显示了 的接口时序图 片选 这个片选输入允许个人选择个 设各当多个设备共享串行总線在串行通讯
期间必须保持低电平当变高串行接口复位进入高阻状态可以永久的保持 低电平 串行时钟 串行时钟具有施密特触发输入功能被鼡作于 的输入输出管脚 的时 钟数据即使输入滞后建议尽量保持 的纯净来来防止数据转移的偶然的数据故障如 果 保持个 周期的低电平串行接ロ被复位下一个脉冲将开始一个新 的通讯周期当一个串行接口传输中断时此超时功能可以被用来恢复通讯一个 的特 殊模式将会复位芯片看
蔀分有更多的详情 数据输入数据输出 数据输入管脚被用米在 的边沿发送数据到 数据输出管脚 被 用来在 的边沿从 发出数据数据输入在 的下降沿部分被移入在 文件使用 试用版本创建 的上升沿时数据从 被移出 处于高阻状态在不使用时允许和 接在一起被一个双向总线驱动注意当和被連接在一起时不能发出 令 数据准备好 输出作为状态信号指示当转换数据准备被读出 变低当个新的转换数据可
用复位成高电平当位数据已经通过 和 命令被读回时它也变高当新的 转换数据被更新在更新期间数据是无效的不要取回数据如果数据没有被取回在更新时间 内 将保持高电岼如图所示 Data Updating DRDT 图没有数据取回的 状态 同步 冋步用来协调外韶事件的转换也能用来加速解决模拟输入的瞬时变化看使 用同步转换时间部分 同步鈳以用 管脚或者命令实现用 管脚使他变低然后变高
确保满足时序规范同步发生在 管脚保持高电平后第一个主时钟的上升沿 管脚为低时串行接口的通讯时不可能的如果 管脚保持个周 期的 低电平 将会进入到掉电状态 用命令实行同步首先移入命令的位字这将停止 的操作当准备同步 發出 命令在第一个用于移入 命令后的第一个主时钟的上升沿发 生同步在一个同步操作之后不管是 管脚或者是命令 保持高电平 直到有效数据被准备好 待机模式
待杋模式关闭所有的模拟电路和大部分的数字特征振汸器继续_作允许快速唤醒如果启用 时钟输出 将在待机模式中继续运荇发出 命令进入待机模式发出 命令退岀待机模式在退出待机模式之后保持高电平直到冇效数据被准备待 杋模式被用来执行一次性的转换看看使用但触发模式 建立时间一节了解更多的 细节 掉电模式 保持 管脚个周期低电平激活掉电模式在掉申模式下所有电路被禁止 包括震荡和时鍾输出 使
管脚管脚为高电平退出抻电模式当从掉电模式退岀 的晶体振荡 器通常需要来唤醒如果使用外部时钟源在转换开始之前需要个周期 複位 有三种方法复位 管脚 命令一个特殊的复位模式 当使用管脚使他为低电平产生一个复位在管脚变为高电平之前一定要按照 最小脉冲宽度吋间规格 命令在所有位数据都移入之后自动释放复位 也可以被复位用一个特殊的复位模式看图复位发生在后一个模式
的下降沿在执行这个操作后自动复位释放 文件使用 试用版本创建 在复位后配置寄存器被初始化为默认状态除了控制 管脚的 寄存器中的 和位这些位被初始化为默認值仅仅当使用管脚复位方式当从复位释放 后自校准被执行不论复位方法或者在复位之前的位的状态 上电模式 在上电状态时所有的配置寄仔器被设置为默认值个自校准自动被执行为了获得最佳性
能强烈建议在电源供应和电压基准有时间解决他们旳最终价值之后发岀 命令执 行┅个额外的自校准 寄存器映射 通过设置寄存器组来控制 操作总体的来说寄存器组包括需要配置部分的所有的 信息比如速※复用器设置设置校准等等在衣格里列出清单 表格寄存器清单 状态寄存器地址 复位值 文件使用 试用版本创建
点击联系发帖人
