大功率直流稳压电源电路设计工程师该如何选择去耦电容的容值计算和布局布线大功率直流稳压电源电路设计工程师选择去耦电容的容值计算和布局布线
有源器件在开關时产生的高频开关噪声将沿着大功率直流稳压电源电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件以减少開关噪声在板上的传播，和将噪声引导到地
大功率(指物体在单位时间内所做的功的多少)直流稳压电源电路设计(Design)工程师选择去耦电容的容徝计算（calculate ）
去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。 使用表式：
由此可计算出┅个IC所要求的去耦电容的电容量C
I是以A（安培）为单位的最大要求电流；
⊿t是这个要求所维持的时间。
大功率直流稳压电源电路(Electric circuit)设计工程師选择去耦电容容值计算方法： 推荐使用远大于1/m乘以等效开路电容的电容值
此处m是在IC的电源插针上所允许的电源总线电压变化的最大百汾数，一般IC的数据手册都会给出具体的参数值
等效开路电容定义为：
P——IC所耗散的总瓦数；
U——IC的最大DC供电电压；
f——IC的时钟频率。
大功率直流稳压电源电路设计工程师选择电容容值一般取决于电容的谐振频率。
不同封装的电容有不同的谐振频率下表列出了不同容值鈈同封装的电容的谐振频率：
需要注意的是数字电路的去耦，低的ESR值比谐振频率更为重要因为低的ESR值可以提供更低阻抗的到地通路，这樣当超过谐振频率 的电容呈现感性时仍能提供足够的去耦能力
去耦电容的ESL是由于内部流动的电流引起的，使用(use)多个去耦电容并联的方式鈳以降低电容的ESL影响而且将两个去耦电容以相反走向放置在一起，从 而使它们的内部电流引起的磁通量（磁通）相互抵消能进一步降低ESL。（此方法适用于任何数目的去耦电容注意不要侵犯DELL公司的专利(意为:公开的信件或公共文献)）
大功率直流稳压电源电路设计工程师选擇IC去耦电容的数目选择
在设计原理图的时候，经常遇到的问题是为芯片的电源引脚设计去耦电容上面已经介绍了去耦电容的容值选择，泹是数目选择怎么确定呢理论上是每个电 源引脚最好分配一个去耦电容，但是在实际情况中却经常看到去耦电容的数目要少于电源引腳数目的情况，如freescale提供的iMX233的PDK原 理图中内存SDRAM有15个电源引脚，但是去耦电容的数目是10个
大功率(High-power)直流稳压电源电路设计工程师选择去耦电容數目选择依据：
在布局空间允许的情况下，最好做到一个电源(power supply)引脚分配一个去耦电容但是在空间不足的时候，可以适当削减电容的数目具体情况应该根据芯片上电源引脚 的具体分布决定，因为厂家在设计IC的时候经常是几个电源引脚在一起，这样可以共用去耦电容减尐去耦电容的数目。
对于电容的安装首先要提到的就是安装距离。容值最小的电容有最高的谐振频率，去耦半径最小因此放在最靠菦芯片的位置。容值稍大些的可以距离稍 远最外层放置容值最大的。但是所有对该芯片去耦的电容都尽量靠近芯片。另外的一个原因昰：如果去耦电容离IC电源引脚较远则布线阻抗将减小去耦电容 的效力。
还有一点要注意(attention)在放置时，最好均匀分布在芯片的四周对每┅个容值等级都要这样。通常芯片在设计的时候就考虑到了电源和地引脚的排列位置一般都 是均匀分布在芯片的四个边上的。因此电壓扰动在芯片的四周都存在，去耦也必须对整个芯片所在区域均匀去耦
大功率直流稳压电源电路设计工程师选择(Select)电容的安装
在安装(ān zhuāng)電容时，要从焊盘拉出一小段引出线然后通过过孔和电源平面连接，接地端也是同样
厂家适用于电力、邮电、铁路、通信、矿山等部門测量各种装置的接地电阻以及测量低电阻的导体电阻值；本表还可测量土壤电阻率及地电压。放置过孔的基本原则就是让这一环路面积朂小进而使总的寄 生电感最小。图16显示了几种过孔放置方法
第一种方法(method)从焊盘引出很长的引出线然后连接过孔，这会引入很大的寄生電感一定要避免这样做，这时最糟糕的安装方式
第二种方法在焊盘的两个端点紧邻焊盘打孔，比第一种方法路面积小得多寄生电感吔较小，可以接受
第三种在焊盘侧面打孔，进一步减小了回路面积寄生电感比第二种更小，是比较好的方法
第四种在焊盘两侧都打孔，和第三种方法相比相当于电容每一端都是通过过孔的并联接入电源平面和地平面，比第三种寄生电感更小只要空间允许，尽量 用這种方法
适用于电力、邮电、铁路、通信、矿山等部门测量各种装置的接地电阻以及测量低电阻的导体电阻值；本表还可测量土壤电阻率及地电压。
最后一种方法在焊盘上直接打孔寄生电感最小，但是焊接是可能会出现问题是否使用要看加工能力和方式。 推荐使用第彡种和第四种方法
需要强调一点：有些工程师为了节省空间(Space)，有时让多个电容使用(use)公共过孔任何情况下都不要这样做。最好想办法优囮电容组合的设计减少电容数量。 由于印制线越宽电感越小，从焊盘到过孔的引出线尽量加宽如果可能（maybe)，尽量和焊盘宽度相同這样即使是0402封装的电容，你也可以使用20mil 宽的引出线引出线和过孔安装如图17所示，注意图中的各种尺寸
对于大尺寸的电容，比如板级滤波所用的钽电容推荐用图18中的安装方法。注意：小尺寸电容禁止在两个焊盘间打孔因为容易引起短 路。
大功率(指物体在单位时间内所莋的功的多少)直流稳压电源电路设计工程师选择电容的去耦半径
对于大尺寸的电容比如板级滤波所用的钽电容，推荐用图18中的安装方法(method)电阻测试仪是测量物体导电性的一种仪器，电阻测试仪被广泛的应用于电气安全检查与接地工程竣工验等场合注意：小尺寸电容禁止茬两个焊盘间打孔，因为容易引起短路(电流不经用电器、直接连电源两极)
电容的去耦半径
电容去耦的一个重要问题是电容的去耦半径。夶多数资料中都会提到电容摆放要尽量靠近芯片多数资料都是从减小回路电感的角度来谈这个摆放距离问题。 确实减小电感是一个重偠原因，但是还有一个重要的原因大多数资料都没有提及那就是电容去耦半径问题。如果电容摆放离芯片过远超出了它的去耦半径，電 容将失去它的去耦的作用
理解去耦半径最好的办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片(又称微电路)对电流的需求發生变化时会在电源平面的一个很小的局部区域内产生电压 扰动，电容要补偿这一电流（或电压）就必须先感知到这个电压扰动。信號在介质中传播需要一定的时间因此从发生局部电压扰动到电容感知到这一扰动之间有
一个时间延迟。同样电容的补偿电流到扰动区吔需要一个延迟。因此必然造成噪声源和电容补偿电流之间的相位上的不一致
特定的电容，对与它自谐振频率相同的噪声补偿效果最好我们以这个频率来衡量这种相位关系。设自谐振频率为f对应波长为λ，补偿电流表式可写 为：
其中，A是电流幅度R为需要补偿的区域箌电容的距离，C为信号传播速度 当扰动区到电容的距离到λ/4时，补偿电流的相位为π，和噪声源相位刚好差180度即完全反相。此时补偿電流不再起作用去耦作用失效，补偿的 能量无法及时送为了能有效传递（transmission)补偿能量，应使噪声源和补偿电流的相位差尽可能的小最恏是同相位的。距离越近相位差越小，补偿能量传递越多如果距
离为0，则补偿能量百分之百传递到扰动区这就要求噪声源距离电容盡可能的近，要远小于λ/4实际应用中，这一距离最好控制（control)在λ/40-λ/50之间 这是一个经验数据。
例如：0.001uF陶瓷电容和如果安装(ān zhuāng)到电路板上后总的寄生电感为1.6nH，那么其安装后的谐振频率为125.8MHz谐振周期为 7.95ps。假设信号在电路板上的传播速度为166ps/inch则波长为47.9英寸。电容去耦半径为47.9/50=0.958渶寸大约等于 2.4厘米。 本例中的电容只能对它周围2.4厘米范围(fàn
wéi)内的电源噪声进行补偿即它的去耦半径2.4厘米。不同的电容谐振频率不哃，去耦半径也不同对于大电 容，因为其谐振频率很低对应的波长非常长，因而去耦半径很大这也是为什么我们不太关注大电容在電路板上放置位置的原因。对于小电容因去耦半径很小， 应尽可能的靠近需要去耦的芯片这正是大多数资料上都会反复强调的，小电嫆要尽可能近的靠近芯片放置
综上所述，大功率直流稳压电源电路设计工程师选择(Select)去耦电容时需要考虑的因素有电容的ES
R、ESL值，谐振频率布局时要注意根据IC电源引脚的数目和周围布局 空间决定去耦电容数目，根据去耦半径决定具体的布局位置
点击联系发帖人
