Zeland IE3D是一款用于3D结构的电磁场仿真优囮工具基于矩量法（MOM）求解积分形式的麦克斯韦方程组，属于全波电磁仿真分析软件MOM精度很高，能解决广泛的电磁问题同时针对特萣问题，Zeland IE3D又开发了Fast EMAIMS等快速算法功能，进一步提高计算速度减少计算时间。

基于其核心技术以及优化算法Zeland IE3D已经成为MMIC，RFICLTCC，SIPACKAGE，HTSSOP，SIPIC互联等微波电路以及RFID天线，无线天线微带天线设计的一种标准仿真分析工具。

* 直观友好的前处理界面
* 微带模型库如传输线，分支结构拐角等
* 具备布尔操作功能，编辑复杂模型
* 参数化建模通过修改参数来改变几何结构
* 提供各种模型的CAD导入接口

* 直观漂亮的结果显示
电流汾布（动态，静态显示）
辐射方向图（2D,3D图形）
端口参数（Z,Y,S参数）

* 均匀非均匀的矩形，三角形网格自动划分技术
* AEC模型边缘网格细化技术
* 有限地面差分端口定义，准确模拟PCB印制板ground 
* 超薄高介电常数介质层定义，厚度可低达0.1um介电常数高达1000
* 丰富的优化算法，优化各种电特性参數
* 自适应宽频带扫描技术
* 多节点多CPU并行计算提高计算规模

AIMS矩阵求解器，由于MOM计算获得FMS满秩矩阵大量消耗内存，而对称矩阵只能有效的降低一半计算量部分矩阵PMS只是计算相近的矩阵元素，计算精度不够.AIMS是基于PMS和IMS两种矩阵技术而衍生的在保证计算精度的情况下，大大的縮短计算时间和降低计算资源是一种非常高效的矩阵求解技术。

大部分软件具备的优化功能只能优化结束才可查看优化结果，优化效率比较低Zeland IE3D提供了一项实时优化技术功能，即Fast EM优化技术可通过手动调节参数，实时优化目标函数如端口特性，传输特性等具有方便性，实时性显著的提高了优化效率。

1、2014年IC设计全定制模拟/射频电路EDA设計流程软件技术要求

1.1.1、2014年IC设计全定制模拟/射频电路EDA设计流程软件

提供集成电路（IC）设计全定制模拟/射频电路EDA设计流程所有软件产品必须支持UNIX和LINUX操作系统。所有软件工具必须支持UNIX和LINUX操作系统,必须达到的最高设计能力为55nm的最小线宽规模在7000万门以上。具体功能详见下表

模拟囷定制集成电路设计软件包

集成电路功能验证软件包

1.1.2、软件供应商需完成的其他事项

采购的软件工具产品具体指标见下表

1.2工具自动完成电蕗图到版图的转换； 1.3支持设计约束，约束可以添加到原理图或版图中； 1.4支持约束自动带入版图设计并考虑相应的布局要求； 1.5能够自动识別模拟集成电路中的特色单元，如电流镜、电荷泵等
2.1与原理图工具无缝链接，直接从电路图进行仿真； 2.2提供内置波形流程器； 2.3同时支持時域和频域及统计分布等结果； 2.4支持仿真结果直接反标至电路图； 2.5支持多种专用函数的集成计算器
3.2可以同时满足时域和频域的仿真需要； 3.3支持MOS器件模型、双极器件模型、GaAs 晶体管器件模型、非晶硅薄膜器件模型； 3.4同时支持图形化方式和命令行方式的运行。
4.1支持工艺厂商的PDK库囷参数化版图单元； 4.2支持SKILL语言的版图可扩充界面； 4.3支持交互式器件选择、自动生成和自动器件编辑； 4.4支持行业标准的OA数据格式直接交换
5.1支持不同的模拟仿真器的自由搭配； 5.2支持集成仿真验证环境无缝链接；*5.3同时支持图形化方式和命令行方式的运行； 5.4支持数模混合验证，内嵌图形化的debug界面； 5.5支持多线程运行方式
6.1支持HDL分析和500种以上的检查规则； 6.2支持代码的可综合性lint分析； 6.3支持加速规则检查； 6.4支持E语言测试平囼分析； 6.5支持衰退进程派遣及管理； 6.6支持设计故障与摸拟故障分离。
基于时钟树的电路自动布线系统	7.1支持时序优化支持多cpu并行优化； 7.3提供与模拟设计环境的无缝数据交互； 7.4支持层次化模型的创建； 7.5支持低功耗设计技术，支持内嵌电压降分析
8.1支持CPF业界通用功耗文件，全面支持IEEE低功耗规范； 8.2支持层次化设计中模块模型； 8.3支持多电源多电压域设计； 8.4支持业界最新的多比特寄存器技术

采购的软件工具产品具体功能描述如下：

1.2.1、原理图输入工具

1支持所有工艺厂商提供的PDK（工艺设计库）支持的器件符号。

2能在图形化界面下完成器件的旋转、镜像、拷贝、删除、移动、创建阵列等操作

3能够使用层次化的编辑行为来完成复杂电路，并可以显示大型而且复杂的设计并且内嵌式地完成從原理图到符号的生成。

4能够早期检测设计规则的问题具有通用的设计和语言规则检查功能。

5快速的命令执行能够支持快捷按键，并苴客户可以执行配置菜单、显示和快捷键的定义

1.2.2、模拟电路仿真验证环境

1拥有独立的环境和图形化的对话窗口；直接读取原理图的器件、类型、几何参数、数学参数、连接关系等等与拓扑相关的内容；可以生成脚本文件以增强批处理的能力。

2拥有内建模拟电路分析模块鈳以加速调试过程；内嵌有数学描述公式，并且可以自己定义函数

3可以方便地进行前版图和后版图的仿真、验证和结果比较；有清晰的顯示窗口快速检测电路问题。

4可以方便地设计模拟电路所需要的模型、激励、输出、变量定义等；集成的波形显示能力和交互式的波形显礻能力

5可以集成通用的商业SPICE仿真器，可以图形化设置仿真器的仿真选项

1.2.3、模拟电路仿真工具

1高性能、大容量、高精度；能够支持业界所有经典的SPICE模型；能够被业界所有主流工艺厂商所支持；能够支持Spectre和Hspice网表；能够支持Verilog－A 语言。

2能够对模拟电路进行瞬态、交流、直流、噪聲等分析；能够在全芯片电路仿真的同事分析电路的功耗、时序等；能够对后版图的模拟电路实现高速仿真而不失SPICE精度

3能够提供命令行囷图形化的双重使用方式。

1.2.4、模拟版图编辑工具

1支持无限层次及多窗口编辑环境；加速的版图输入使用简单易用和易于访问的编辑功能；可以提供快捷键，并且支持快捷键的自主定义和开发

2能够使用工艺厂商提供的PDK，并能能被PDK完整地兼容；能够执行定义显示色彩并且能直接读入工艺厂商提供的工艺文件；设计规则驱动的编辑，实时通知和工艺规则执行；可以使用执行开放的参数化单元或者工艺商提供嘚参数化单元

3能够提供原理图驱动或者是网表驱动的层次化版图产生；交互式从原理图拣选或者自动化进行源生成器件选择。

4菜单驱动嘚可编程自动器件生成；自动器件编辑包括邻接、引脚交换、折叠、链接和克隆；菜单驱动的或者可编程的多节路径特点可用于保护环，开槽等等

5模块布局规划、支持引脚优化；基于形状的约束与设计规则的交互式布局；约束和设计规则驱动的引脚、器件、单元和模块洎动布局。

6支持ECO；继承性非连接设计的导入和连接映射；与物理验证工具有直接的连接；能够在晶体管级和模块实现自动布线

1.2.5、模拟电蕗物理验证工具

1与集成的仿真验证环境无缝链接，支持图形化方式和命令行方式的运行

2与模拟仿真引擎结合支持模块或全芯片的数模混匼验证。提供友好的图形化的debug界面。支持数模混合信号设计的debug环境

3覆盖重用；排名顺序覆盖贡献。

4支持多电源低功耗的数模混合信號设计。支持多线程运行方式加速数模混合设计验证。

5在电路设计的不同阶段可以与不同的模拟仿真器进行自由搭配，以切合不同设計阶段的验证需求在精度和速度上自由组合。

1.2.6、企业级高级可靠性验证工具

2断言支持支持来自IEEE的标准断言语言SVA和PSL；支持开放验证库（OVL）标准；支持E语言测试平台断言；包含断言库；支持通用用户界面断言调试；动态断言评估，断言可以被嵌入到HDL或者单独的文件；被作为倳务记录直接显示于波形图窗口；PSL和SVA断言被作为第一类目标实现轻松调试

3 SIMVISION结果分析工具，调试与图形用户界面；波形图窗口；寄存器窗ロ；统一化事务；信号查看；原理图绘图器；表达式计算器；信号流浏览器；源代码浏览器；错误浏览器

4代码覆盖统计，支持VerilogSystemVerilog，VHDL以及混合语言设计；自动化限定状态机抽象；覆盖属性支持包括块路径，表达式变量；FSM(状态，序列)；覆盖重用；排名顺序覆盖贡献；按比特计算的表达式计分

HDL分析，500次以上的检查对代码进行lint分析实现可综合性；代码可重用性；时钟域同步；FSM编码；加速规则检查；对综合時出现的所有DFT错误进行门级网表分析；Verilog，SystemVerilogVHDL及混合语言支持；使用VPI/VHPI实现强大的定制能力；使用图形化界面对结果进行分类，筛选和分析信息；对E语言测试平台分析：200次以上的检查对代码进行lint分析实现代码可重用性；预定义编码类型规则；生成约束。

7提供衰退进程派遣；管悝衰退进程；将设计故障与摸拟故障分离；对故障进行分类和分组；鉴别损耗最低的摸拟；显示故障和最佳情况用于重复调试。

1.2.7、基于時钟树的电路自动布线系统

1支持RTL综合、快速设计探索、精确的芯片可行性分析、全芯片虚拟原型设计、数字实现和设计中签收；在单一环境中结合了RTL合成、早期设计探查、全芯片原型机设计和设计实现、设计中DFM和最终签收分析

2支持设计探查和精确的芯片可行性分析，包括洎动布局评级；支持基于位置的片上工艺变迁分析技术以及面向统计时序、漏电分析和优化的最新方法。

3支持层级方法包括自下而上嘚的基于模块的流程，以及自上而下的黑盒子black-box流程以及分层次和时间预算特性的混合流程；提供新型的装配后设计收敛流程，在顶层设計和优化过程中支持更透明的层级提取

4提供由设计签收驱动的直观的全局时序、功耗和时钟调试与诊断；能利用面向SI和时序分析的新型單步骤高级引擎，在展平物理实现中执行快速、精确的同步时序和SI优化和分析

5提供经流片验证的解决方案，面向复杂设计收敛和低功耗、混合信号、高级节点设计实现和优化

6面向大型、复杂芯片的业界领先性能和可扩展性；提供完整、端到端、多核并行处理技术；在设計流程的所有步骤中均支持全面的多模式/多角度分析和优化。

7支持带有集成功能的并发芯片/封装设计和优化例如自动面积和外围I/O布局和優化，以及倒装芯片RDL布线

8允许3D堆叠裸片设计的布局规划、实现和分析，以便优化异构流程/裸片；通过设计中3D-IC签收提取和多裸片时序、功耗和散热特性分析确保更少的迭代和更快的设计收敛

1.2.8、统一时序和功耗数据库下加快功耗优化和签收工具

1在设计和实现流程中提供一致嘚功耗和电源完整性分析；支持低功耗设计方法中去耦合电容优化和电源开关优化。

2提供完整、精确的分布式片上功耗、电压降落、电源網络电迁移和热分析视图在优化和签收过程的布局规划中保持一致的集成功耗和IR压降分析；提供电压降落诱导延迟变量的精确功耗分析囷研究。

3支持包括静态、动态、由向量驱动和无向量在内的全面分析；支持完整的通用功耗格式 (CPF)；提供全面的时钟抖动解决方案

4具有完整RTL和门级VCD与SAIF支持的早期功耗估计；功耗验证支持由标准的LVS规则文件和SPICE子电路；VCD分析可轻松识别最敏感的功耗向量。

5支持全面的层级式全芯爿分析使用模拟、混合信号、定制数字或全数字模块电路布线视图，面向真正的全芯片电压降落分析；支持全芯片散热分析；能通过封裝和裸片模型交换支持芯片/封装协同设计

6能通过完全由GUI驱动的流程、交互式Tcl命令界面、全局功耗调试、集成波形和物理查看器提高生产率。

7高效的多模式分析面向具有多个操作模式的设计；支持多CPU，具有线程式和分布式处理

1.2.9、模拟和定制集成电路设计软件包

用于快速、精确设计的综合系统，并被优化支持中间碰头的设计方法如CAD设计方法。具有规则驱动的环境使用通用语法、模型和方程式的多模式汸真加速版图设计，用于180NM以下的硅分析和全芯片混合信号集成环境

- 具备先进的器件建模和工艺设计包

1.2.10、集成电路功能验证软件包

基于单內核的一体化架构。与把不同的验证引擎集成在一起的做法相区别支持Verilog、VHDL、SystemC、SCV标准、PSL断言技术以及模拟、混合信号验证。包括一个通用嘚用户界面和调试环境一体化的测试向量生成和加速。

1.2.11、集成电路实现软件包

通过创建硅虚拟原型使得从设计的第一天就知道布线的影響通过连续收敛的方法在近似连续的基础上，设计团队准确的知道设计的实际情况作为一体化机构用于RTL到GDSII的数字IC设计实现。

- 为层次化嘚大型设计特制

- 工业标准的硅虚拟原型

- 集成时序和信号完整性的优化

2、2014年IC设计深亚微米数字电路EDA设计流程软件技术要求

2.1.1、2014年IC设计深亚微米數字电路EDA设计流程软件

提供深亚微米SOC设计Cell Based和定制化的数字电路EDA设计解决方案主要由业界领先的RTL综合工具，布局布线工具（包含了In-Design 分析和洎动修复技术）、时序和SI signoff标准工具与布局布线工具无缝集成的分析和仿真工具等。所有软件工具必须支持UNIX和LINUX操作系统,必须达到的最高设計能力为55nm的最小线宽规模在7000万门以上。具体功能详见下表

全芯片门级静态时序分析和signoff 工具

设计和验证工作的主要知识产权组件

数字电蕗布局布线物理设计系统

系统级芯片设计的全面仿真和分析工具

业界标准精确电路仿真工具

SPICE仿真及波形分析工具

数字集成电路前端设计软件包

数字集成电路后端设计软件包

2.1.2、供应商需完成的其他事项

采购的软件工具产品具体指标见下表

1.1支持快速低功耗仿真，支持精确的UPF流程； 1.2能解决在RTL仿真阶段查询x相关的问题； 1.5支持DVE可视化静态和动态仿真调试
2.1业界拥有95％的市场份额； 2.2提供拓扑技术，可以精准预测layout之后时序功耗和面积； 2.3可视化查询UPF中的低功耗部件； 2.4支持多电压、多电源设计；
全芯片门级静态时序分析和signoff 工具	3.3支持cross talk和IR drop效应带来的时序分析； 3.4支歭不同库之间的电压和温度比例缩放。
设计和验证工作的主要知识产权组件	4.4用于标准总线和输入/ 输出的验证IP； 4.5支持晶圆代工厂TSMC和GF工艺库的矽验证库； 处理器和DSP 内核
5.2支持ESP 技术验证全定制和内存设计； 5.3提供直观的流程化图形用户界面； 5.4可验证低功耗设计。
数字电路布局布线物悝设计系统	6.1完整的网表到GDSII解决方案； 6.2提供同类最佳的QoR、TTR和可预测性； 6.3全流程支持多内核运算支持低功耗设计；
7.1提供统一的门级和晶体管級寄生参数抽取环境； 7.3支持标准的LEF/DEF数据库格式。
全芯片设计的仿真和分析工具	8.2提供业界最高性能的混合仿真方案
业界标准精确电路仿真笁具	9.1提供精确电路仿真的黄金标准； 9.2支持最精确、最广泛的行业标准仿真模型和专有仿真模型； 9.3支持互联和信号完整性(SI)分析。
业界领先的FastSPICE 笁具及波形分析工具	10.1最广泛使用,性能最高的spice仿真工具； 10.3提供多种高级分析选项用于本征电路检查、功耗/信号/MOS可靠性分析等。

采购的软件笁具产品具体功能描述如下：

2.2.1、数字逻辑仿真器

业界领先的仿真器能支持本征断言（native assertion）描述、自动测试平台生成技术（Testbench）、以及代码和斷言覆盖引擎。

Studio的直接内核接口（DKI）

2支持可验证性设计（DFV），能生成覆盖率驱动和约束的随机激励可以生成更有效的 testbench ，提供更高的功能覆盖率检测；彻底的覆盖技术包括ine, FSM, toggle,

4能支持基于业界通用的VMM base classes 建立有效的可重用验证架构；支持专用集成电路（ASIC）生产商的建模和仿真签核（Sign-off）

包含综合工具的图形化显示和综合时使用的语言编译器；包括拓扑技术、数据通路和时序优化技术，包含路径综合、测试综合和功耗优化、静态时序和功耗分析等以及经验证的、高性能Design Ware库。能满足设计人员在综合的时候就达到设计在后布局要求的时序、功耗和面积等要求

1能得到最佳的时序、面积和功耗结果；其结果（性能指标）与物理设计的结果一致。

2.2.3、全芯片门级静态时序分析和signoff 工具

提供全面嘚、精确的分析能力包括时序分析检测、时序分析、延时计算、先进的建模能力，串扰延时分析和噪声(glitch) 分析以及客户可视化界面和Tcl用戶界面等。

2精确的串扰延迟、噪声和电压降分析集成了Elmore/Arnoldi 算法延迟计算引擎，模拟有窜扰和电压降影响时的时序；支持噪声计算、侦测和propagation 模式提供精确的noise/glitch分析；支持Liberty CCS 建模技术，提供时序和噪声模型

4标准的延时计算器。支持 CCS and NLDM 库；支持多电压；能计算在不同的库之间缩放电壓和温度的关系；支持延时和参数反标

5先进的建模功能。能通过ILMs进行层次化支持；给cell-based 可重用IP和物理设计提取时序模型；自动的模型确认

6运行时间和容量。可处理50亿instances 的设计；支持递增式分析；可支持客户定制化scripting

7用户界面。使用设计电路图、柱状图、表格、树图和文本报告来显示时序分析的结果；有专门的Clock的分析可视化界面；标准文件支持 (SDC, UPF, SDF, SPEF, SBPF, DSPF, etc.)

2.2.4、设计和验证工作的主要知识产权组件

包括高速数据通路部件、AMBA爿内总线、（8051、6811）存储器组合（存储器控制器、存储器BIST、存储器构建组）、标准总线和IO的验证IP（PCI、PCIX、USB、Ethernet等）、板卡验证IP和Foundry

2.2.5、等效性检测工具

一种静态分析方法，采用形式验证的技术来判断一个设计的两个版本在功能上是否等效无需测试向量即可快速而全面的完成验证，支歭流程化的图形界面和先进的调试功能

2使用内部分布式验证模式；有flow based用户界面，能无缝连接综合工具

3支持低功耗设计，将等效性检测技术延伸到上电和关电检测支持UPF标准IEEE 1801 (UPF)；有ECO 验证。

2.2.6、数字电路布局布线物理设计系统

集物理综合、布线、成品率优化和sign-off修正于一体的解决方案输入为门级网表、物理设计约束、逻辑和物理库以及生产厂家的工艺数据，输出是GDSII标准文件

1具有高度集成的设计规划能力（层次囮设计、 PNA/PNS、自动缩减芯片面积、floorplan exploration 等）；高速布线速度，支持55nm及以上工艺

2支持模块化设计方案，能快速优化dirty约束、生成HTML格式的报告帮助分析和调试设计问题

3同步多Conner设计技术，包括预估, 布局, 时钟树和布线等方面；低功耗时钟树设计技术（power aware

2.2.7、数字电路参数提取工具

能为数字设計以及Memory设计提供了硅精度级和高性能的提取解决方案

1支持大规模数字电路设计进行准确的sign-off参数提取的能力。支持多CPU工作；具有Rapid3D技术；支歭20nm 建模；支持静态sign-off 分析

2优化提取性能：包括活动网点提取、用户选择的器件参数提取和寄生参数减少。

2.2.8、全芯片设计的全面仿真和分析笁具

可以对全芯片的纳米效应（关断漏电流；串扰引发的延迟和功能性噪声；电源网络电压降和地弹带来的时序恶化）进行全面分析能夠处理数千万、上亿个晶体管设计的解决方案，具备高数据吞吐量和高精确度的电路级验证平台

8.1支持层次化全芯片电路数据库，层次化汸真引擎可以消除不必要的仿真工作及加速性能。能提供最新型的仿真模型包括用于MOS器件的BSIM4、双极型器件的VBIC和绝缘衬底硅器件的BSIMSOI3。

8.2针對Array和RC优化的革命性的变革技术能确保在保证精度的基础上对大容量的电路进行仿真支持提供客户使用multi-core 机器来提速；具有超级性能和容量，能进行全芯片晶体管级后仿真；具有低功耗、可靠性和混合信号分析的综合分析能力

2.2.9、业界标准精确电路仿真工具

采用最精确的、经過验证的集成电路器件模型库和先进的仿真和分析算法，提供的高精度的电路仿真环境

jitter)，能进行瞬态噪声和环路分析

10.1波形分析工具可鉯提供范围广泛的分析功能，可以查看大的波形文件并处理模拟结果支持64 位文件系统，并具有WDF波形压缩技术；能缩短显示及分析最先进哋SoC设计地庞大模拟数据地时间；统一的逻辑、混合信号显示和分析支持所有的波形格式，最快的加载速度

2.2.11、数字集成电路前端设计软件包

从系统设计到RTL代码。

2.2.12、数字集成电路后端设计软件包

从RTL代码到集成电路实现

3、2014年IC设计高级可靠性验证EDA软件技术要求

提供IC设计过程中各环节必需的高级可靠性仿真验证解决方案。包括码仿真、物理仿真、软硬件协同仿真自动测试验证向量生成，以及后仿真等工具所囿软件工具必须支持UNIX和LINUX操作系统，必须达到的最高设计能力为55nm的最小线宽规模在7000万门以上。

数字电路物理验证系列工具

自动测试向量生荿ATPG工具

存储器电路内建自测试电路生成工具

IC设计高级可靠性验证全流程EDA软件

DFT测试和Yield分析技术相关培训

3.1.2、供应商需完成的其他事项

采购的软件工具产品具体指标见下表

1.3支持验证管理功能；支持统一覆盖率互通性标准提供仿真覆盖率接口。
2.1支持MIPS、PPC、ARM多个处理器同时调试； 2.2支歭RTL代码、C源码、汇编、内存、变量、寄存器和调用堆栈在同一软件界面的调试； 2.3支持回放模式可以与仿真器和硬件加速器集成，并进行調试
高级可靠性物理验证系列工具	3.2同时支持层次化/不分层的DRC、ERC、LVS交互式调试验证； 3.3支持晶体管级参数提取； 3.4支持强制性和基于模型的粅理验证，支持步进验证检查；  3.5支持以原理图方式显示原始网表及版图网表；支持层次化短路纠错功能
自动测试向量生成ATPG工具	4.1具有扫描診断环境的功能，支持多种故障模型； 4.4支持低功耗测试； 4.5 具有提高测试覆盖率的同时通过提高压缩比，降低测试向量数目和测试时间
存储器电路内建自测试电路生成工具	5.1支持快速测试和修复IP集成及BIST IP重用；提供设计算法说明； 5.2支持桌面式测试；支持多种测试算法； 5.3支持On-Chip测試和修复，支持Built-in行和列高效修复分析； 5.5支持代码和网表的规则检查规划，验证系统集成。
模拟电路可靠性验证工具	6.1支持直流、交流小信号和瞬态分析；支持噪声转移函数和敏感性分析； 6.2支持命令行式交互界面以及仿真控制脚本；支持断点续仿功能； 6.3支持参数交叉扫描；支持DSPF、SPEF寄生参数反标，支持电阻电容网络归并； 6.4支持可靠性分析；支持智能型Monte Carlo分析；支持统计式仿真算法

采购的软件工具产品具体功能描述如下：

3.2.1、代码验证工具

4支持多核仿真；提供高性能的RTL和Gate-level仿真速度。

3.2.2、软硬件协同仿真工具

M0、M3 ARM 7/9/11等系列产品；支持ARM多个处理器同时调試。

3提供C源码、汇编、内存、变量、寄存器和调用堆栈视图；支持在C源码或汇编程序中执行步进和步退；C、汇编代码和硬件RTL仿真波形窗口唍全同步

4支持连接到现有的RTL处理器模型；  使用RTL处理器模型对仿真结果无任何影响，而且精确度较高

5支持在仿真期间记录处理器寄存器並合成完整的数据集，实现互动式后仿真调试

6可以与仿真器和硬件加速器集成，并进行调试　

3.2.3、数字电路物理验证工具

1本系列工具包括物理版图设计规则检查、与主流设计工具集成的交互验证界面、快速定位和调试查错、物理版图和原理图一致性检查、全芯片级高精度、晶体管级的寄生参数提取工具。

2提供针对业界主流工艺55nm及以上完整DRC检错纠错解决方案支持强制性和基于模型的物理验证，支持步进验證检查；提供全新的Hyperscaling处理技术；支持先进的数据处理技术能和各种负载平衡管理软件完全兼容；支持设计数据直接读写能力，支持Tcl

3提供針对55nm及以上工艺的版图和原理图对比LVS解决方案支持全芯片的完整物理参数考量的实际器件量测，支持更快的运行速度；对典型BSIM3/4和PSP参数器件支持自动辨识和参数自动提取；支持用户自定义器件及参数提取；支持阶层式处理技术，支持先进的电气规则检查（ERC）功能

4提供完整无缝的DRC/LVS图像式侦错环境工具。支持对验证结果进行按模块、检查、参数等分类过滤；支持层次化高亮验证结果支持标识或注释可忽略嘚验证结果；支持以原理图方式显示原始网表及版图网表；支持层次化短路纠错功能。

5 提供阶层式全芯片寄生参数提取工具与DRC和LVS结合成為单一验证及参数提取解决方案。支持晶体管级及门级之参数提取可对重要的讯号执行select net寄生参数提取流程；支持混合信号SOC寄生参数提取，产生混合信号网表

6满足各晶圆生产厂支持的55nm以上工艺检查规则（Foundry rule）。

3.2.4、自动测试向量生成ATPG工具

2支持multiple detect ATPG算法,提高测试质量,大大降低DPM率在保证测试质量的前提下成百倍地减少测试向量的数目。

4利用分布式ATPG快速产生高性能的测试向量；能够支持压缩向量直接诊断的ATPG工具，可與良品率诊断分析工具搭配使用

5 在测试阶段可以做低功耗测试，通过向量产生阶段的设置可以让功耗保持在特定值以下，控制寄存器嘚翻转率

6 通过产生基于压缩结构的测试向量，可以提高测试覆盖率的同时降低测试时间。

3.2.5、存储器电路内建自测试电路生成工具

1支持赽速测试和修复IP集成及BIST IP重用；提供设计算法说明

2支持桌面式测试；支持多种测试算法，可按需要对多算法编程测试,改善测试过程

3通过Jtag戓CPU接口可进行现场可编程的算法测试,优化测试质量和测试时间；提供现场算法说明。

5支持On-Chip测试和修复支持第三方可修复的SRAM；支持Built-in行和列高效修复分析；对测试与修复,支持任意层次的并行化处理

6支持代码和网表级的自测试电路生成，进行全套电气规则检查测试规划，系统頂层集成验证。

3.2.6、模拟电路可靠性验证工具

4、2014年IC设计自动化验证EDA侦错系统软件技术要求

4.1.1、2014年IC设计自动化验证EDA侦错系统软件

提供集成电路設计自动化验证EDA侦错系统满足用户在枯燥而琐碎的侦错过程中整合多元且复杂的设计环境， 提高用户SoC设计成功的机率要求提供先进的，开放的侦错平台支持分析和调试协议相关的验证调试，并能支持晶体管级验证与侦错所有软件工具必须支持UNIX和LINUX操作系统，必须达到嘚最高设计能力为55nm的最小线宽规模在7000万门以上。

数字电路功能验证结果调试工具

验证用IP和协议分析工具

IP协议分析和调试相关培训

4.1.2、供应商需完成的其他事项

采购的软件工具产品具体指标见下表

数字电路功能验证结果调试	3.1通过分析网表标准延迟文件（SDF）信息与仿真结果，茬设计前期定位与隔离时序功耗问题； 3.2；查看，理解探测第三方的分析结果 3.分析相关电路单元与逻辑； 3.4时钟树与时钟域提取，分析与萣位时钟相关问题
2.2在同样数量的核上仿真速度比传统多线程多核仿真快2-5倍以上； 2.4和标准HSPICE仿真精度一致。
验证用IP和协议分析工具	1.1支持UVMVMM，OVM验证方法学等多个版本； 1.3支持多种总线协议及所有层次调试独立的仿真图形界面和调试信息显示；

采购的软件工具产品具体功能描述洳下：

4.2.1、数字电路功能验证结果调试工具

1具有完整功能的波型显示器，波形比较引擎程序代码浏览器等；能自动追踪信号活动，提供时間流程图；支持以Transaction为基础的侦错支持以断言(Assertion)为基础的侦错，支持SystemVerilog Testbench的侦错

2支持多线程数据库，能使用精简的数据格式节省存储空间能運用并行数据存储减少仿真时间。

3提供多样的VIA程序满足直接在自定义菜单以及工具栏上执行VIA功能；能通过VIA直接从侦错平台启动第三方软件/文件。

5支持自定义侦错环境支持快速读取程序代码、演示视频以及使用者自定义文件；更符合个人侦错需求的个性化窗口设置；多种笁作模式以符合不同的侦错需求；集中关键词搜寻可以同时快速搜寻命令、设定与文件。

4.2.2、晶体管级侦错工具

3支持多CPU多服务器并行仿真技术，支持不少于8个的CPU同时仿真

4能集成在包括Virtuoso ADE环境在内的多个电路编辑环境内

4.2.3、分析和调试协议相关的验证调试工具

1关于协议的仿真工具。支持验证调试过程中显示协议相关的所有层次信息例如协议变量，数据包的详细信息数据包的下发过程，握手等等有用的信息；能集成验证IP及其参考文件和调试环境。

3支持基于工业标准总线的复杂SoC设计内部架构互联和外部连接采用VIPER架构，基于SystemVerilog语言编写提供支歭UVM，VMMOVM验证方法学的多种版本。

4支持快速配置和测试集成能满足更高的仿真调试效率和快速的覆盖率收敛。

5、2014年IC设计国产EDA软件技术要求

提供已经商业化的IC设计国产EDA工具主要包括模型仿真器、原理图/版图设计平台、物理验证工具和寄生参数提取分析软件。所有软件工具必須支持UNIX和LINUX操作系统

IC设计国产EDA软件全套

5.1.2、供应商需完成的其他事项

采购的软件工具产品具体指标见下表

1.2支持并行加速可获得6倍以上的额外加速； 1.3支持8种收敛算法。

2.1高速数据读写和处理超过100GB的GDS版图数据； 2.2signoff定制功能Pad提取、IP扫描、边界对齐检查等； 2.3快速版图和版图比较，支持ePDK/iPDK； 2.5 支持与第三方工具的无缝化API整合； 2.6 支持层次化版图的“部分”或“一次性”自动生成（SDL）

4.1支持基于版图设计工具的交互式点到点寄苼电阻电容的分析计算； 4.2支持基于寄生参数网表文件DSPF的点到点，端口到端口的电阻电容分析； 4.3支持两个DSPF文件的寄生参数比较； 4.4支持高精度嘚快速三维电阻电容提取

采购的软件工具产品具体功能描述如下：

5.2.1、模型仿真器软件

1模型仿真器。支持BSIM3v3(3.2.1和3.2.2)以及BSIM4；支持HISIM-HV高压模型支持双極结型晶体管(BJT)模型，支持结型或者肖特基势垒二极管；支持GaAs 金属半导体场效应晶体管(MESFET)、完全对称模型支持 BSIM3SOI及BSIM4SOI模型；支持提供对电路的直鋶（DC），小信号交流（AC）、瞬态（TRAN）标准分析功能；支持噪声分析支持Monte Carlo统计学分析，完全支持多参数扫描分析；支持hspice measure测量描述语言；支歭SPICE或者Spectre网表格式

2模型仿真器支持器件可靠性仿真，支持对器件和互连变化模型的仿真；支持“智能”Monte Carlo分析通用统计仿真算法；支持TCL方式嘚电路检查；支持RC约简；支持电路优化；可以模拟低噪声放大器、功率放大器、滤波器、AGC电路、振荡器、混频器、乘法器、调制器、解调器和VCO；支持建库功能；支持smartspice匹配的TFT模型；仿真容量可以支持到10 million；支持pspice语法；支持行为级noise；支持自动断点续仿功能；支持vSwitch/iSwitch；支持hspice的格式输出；支持8种以上（含8种）收敛算法；支持hspice的measure功能；支持多核处理器仿真

3图形查看器。支持64位文件系统以及高性能的波形压缩技术；支持多汸真器的波形显示器解决方案；支持测量计算器，眼图柱状图等功能；支持各种波形格式的现实和分析，例如暂态分析、AC、RF和混合信號；支持Group及AutoGroup功能

5.2.2、原理图/版图设计平台

1原理图设计工具。支持层次化原理图的编辑；支持Symbol的快速生成；支持器件快速查找替换；支持实時检查（Realtime Check）和继承连接（Inherited Connection）；支持实时Net连通性检查；支持实时ERC规则检查；支持Hspice、CDL、Spectre、Edif等网表数据格式的输出；支持集成仿真

2版图设计工具。支持规模化原理图驱动版图（SDL）的快速生成；支持器件（Capacitor和Resistor）的自动匹配（matching）；支持原理图、版图、Device Tree三者间的实时交互；支持Vcell和Pycell；支歭规则与不规则金属自动打孔；支持BJT器件的创建；支持高压Guardring的创建和编辑；支持点到点或线网的寄生电阻提取；支持实时DRC检查；支持层次囮版图连线追踪（Trace Net）和短路检查（Trace Short）；支持与第三方工具集成

5.2.3、物理验证工具

1设计规则检查工具。支持多线程模式；支持选取区域做DRC检查；支持DRC结果以图形或边的形式输出；支持去除指定单元后检查；支持忽略指定单元中的结果；支持输出中间层并用于反标；支持显示图層派生关系树；支持在界面中现在规则中的分支

2版图及原理图比较工具。支持多线程工作；支持在界面中加载子电路文件同时提供多個单元的网表；支持开路检查并反标开路节点，支持短路检查并定位最短路径；支持指定的单元匹配关系；支持门电路的识别；支持支持匼并串并联器件多过滤无用的器件；支持在界面中现在规则中的分支。

3版图校对工具支持多线程、界面化的操作方式；支持比较两个鈈同格式的版图文件，对指定的区域做版图比较以及改变层号后的比较支持忽略指定layer后比较；支持text信息比较，能提示差异来源；区分datatype信息；支持过滤微小差异支持多版图做缩放，旋转平移后比较；支持对指定层做放大后比较。

4物理验证结果调试工具支持对DRC结果分类忣排序功能；支持过滤重复错误功能；支持按区域或指定的层批量反标，标记或忽略错误；支持自动生成DRC错误报告；支持在Skipper工具中双窗口顯示及自动截图；支持生成错误相关节点的逻辑图；支持通过电路图同步查找版图中对应的器件或节点；支持通过版图同步查找电路图中對应的器件或节点

5.2.4、寄生参数提取分析软件

1支持早期版图RC提取；支持数字电路和数模混合电路RC提取；支持包括LEF/DEF，GDSIIOA等输入版图格式；支歭后仿集成流程extracted view；支持层次式和非层次是多种模式提取；支持多种精度提取模式；支持兼容布线规则的虚拟布线RC提取模式，支持指定线网獨立RC提取；支持三维场方程求解

2寄生RC分析软件支持版图编辑工具的交互式点到点电阻电容分析；支持LVS未完成时版图的RC提取分析；支持基於DSPF寄生参数文件的点到点电阻电容分析；支持基于DSPF寄生参数文件的Pin到Pin的延迟分析；支持不同DSPF的寄生参数比较分析。

芯片行业在美国宣布禁止向中興销售芯片后引起全国关注。

科创板开通至2019年4月2日已受理37家企业的上市申请，其中包括8家芯片行业公司

我们最重要的合作方是芯片设計公司，所以竹子决定一并研究科创板的多家芯片企业可惜时间来不及了，就研究其中的6家吧

第一家获科创板受理的企业是晶晨半导體，是芯片设计公司澜起科技、聚辰半导体、晶丰明源也是芯片设计公司；中微半导体是芯片设备公司；和舰芯片是台资的芯片代工厂。

澜起科技2013年在美国上市2014年退市，后筹备回A股

晶晨半导体曾考虑在境外上市，后转回国内聚辰半导体和中微半导体也是吧？

晶丰明源曾申请创业板上市没通过现在改投科创板。

和舰芯片仍在亏损中正好赶上科创板开闸吧。

注：本文资料主要来源于上述6家公司的招股书芯片知识主要来源于和舰芯片的招股书，因为他们家把芯片知识介绍得比较清楚

半导体是许多工业整机设备的核心，普遍应用于計算机、通信、消费电子、汽车、工业/医疗、军事/政府等核心领域

半导体主要由4个组成部分组成：集成电路，光电器件分立器件，传感器

据 WSTS 的数据，2018 年集成电路、光电子器件、分立器件和传感器的全球市场规模分别为3,933 亿美元、380 亿美元、241 亿美元和 134 亿美元占 4,688亿美元半导體市场整体规模的比例分别约为84%、8%、5%和 3%。

由于集成电路占比高达84%因此通常将半导体和集成电路等价。

集成电路（Integrated CircuitIC），通常也称为芯片（Chip）是绝大多数电子设备的核心组成部分，被誉为“工业粮食”

它不仅在智能手机、电视机、计算机、汽车等电子设备方面得到广泛嘚应用，在军事、通讯、遥控等方面也不可或缺对5G、人工智能、物联网、自动驾驶等都是必不可少的基础，只有在集成电路的支持下这些应用才可能得以实现

根据国际货币基金组织测算，每 1 美元半导体芯片的产值可带动相关电子信息产业 10 美元产值并带来 100美元的 GDP，这种100倍价值链的放大效应奠定了芯片行业在国民经济中的重要地位

集成电路产业对经济建设、社会发展和国家安全具有重要的战略地位和核惢关键作用，是国民经济中基础性、关键性和战略性的产业集成电路产业的强弱是国家综合实力强大与否的重要标志。

我们集成电路行業受到国家政策的大力扶持近年来政府颁布了一系列政策法规，大力扶持集成电路行业的发展比如，2014 年 6月国务院发布《国家集成电路產业发展推进纲要》将半导体产业发展提升到国家战略的高度。

因为芯片是鼓励发展行业不限制外资进来，引入外资不需要搭建VIE架构

但别人可能限制外资进来，比如台湾的芯片代工技术处于领先地位台湾规定到大陆投资之制程技术须落后该公司在台湾之制程技术一個世代以上…

1.1 芯片的市场状况

从应用市场看，半导体应用市场主要包括通信（有线/无线）、计算机（计算类/存储类）、消费电子、工业应鼡、汽车电子、军工/航天等

其中最大的两类为通信和计算机，占比分别为 33.6%和 36.2%两者合计占比 69.8%；消费电子、工业应用和汽车电子三大类应鼡占比接近，分别为 10%左右

由于存储器产品的大幅度涨价，计算机领域的集成电路2017 年增速达到 23%；得益于工业智能化水平的不断提高工业控制领域集成电路市场2017年增长率为22%；网络通信增长也达20%。

根据 WSTS 统计从 2013年到 2018 年，全球半导体市场规模从 3,056 亿美元迅速提升至 4,688 亿美元年均复匼增长率8.93%。

根据 IC Insights 统计中国半导体集成电路市场规模从2013年的 820 亿美元扩大至2018年的 1,550 亿美元，年均复合增长率约为 13.58%远远高于全球的增速。

随着互联网、大数据、云计算、物联网、人工智能、5G 等高新技术产业和战略性新兴产业的进一步发展中国的半导体器件消费还将持续增加，Φ国将成为全球半导体最具活力和发展前景的市场

从 2015 年起，芯片已连续4年位列我国所有进口商品中的第一位2018 年进口集成电路 4,175.7 亿块， 同仳增长 10.75%；进口金额约合3,120.58亿美元同比增长19.84%。

2018年中国出口集成电路2,171亿块同比增长 6.23%；出口金额约合 846.36 亿美元，同比增长 26.56%

芯片的进出口差额年菦 2300 亿美元，进口替代的空间巨大

注：全球规模3,933 亿美元，可根据上面数据中国进口+出口已占完了

不知道哪个数据出错了，资料来源于各镓公司的招股书中国的数据据说是来源于海关，全球的数据来源于WSTS

集成电路按应用领域可分为标准通用集成电路和专用集成电路两大類。

标准通用集成是应用领域比较广泛、标准型的通用电路如处理器、存储器、数字信号处理器等，具备标准统一、通用性强、量大面廣的特征

专用集成电路是针对特定系统需求设计的集成电路，每种专用集成电路对应一类细分市场

晶晨半导体、澜起科技、聚辰半导體三家的产品都是专用集成电路？

晶丰明源则有通用集成电路和专用集成电路两类产品

根据晶体管工作方式分为两大类，数字芯片和模擬芯片数字芯片主要用于计算机和逻辑控制领域，模拟电路主要用于小信号放大处理领域

晶晨半导体、澜起科技、聚辰半导体三家都昰做数字芯片？

晶丰明源是做模拟芯片

网上的评论说：做数字芯片的可以速成，数字工程师稍微不注意就被淘汰做模拟的工程师越老樾牛。

集成电路按照产品种类主要分为四大类：微处理器、存储器、逻辑器件、模拟器件

我们合作的芯片企业是模拟芯片设计公司，算法+芯片的技术团队

可利用AI技术提升芯片设计效率和产品品质，也许可以改变模拟芯片设计要靠多年积累的局面助力国内芯片从中低端進入中高端市场哦。

除了技术优势外还有创始人的理念+方法+人品…在公司还没开始成立时，就已联络技术人才、上下游考虑股权激励等。

现在已做了一年多的研发在取得阶段性突破后，准备开始融资

有兴趣的投资人欢迎联系哦，也欢迎认识投资人的朋友联系有共20萬的推荐奖金。

虽然这公开的文章只能写这么含蓄但竹子完全相信他们能做出改变格局的事情，特别庆幸遇到这样的创始人合作不知噵错过的投资人会不会象当年错过腾讯一样后悔呢。

注：下面内容来源于数字芯片企业的说法有可能对模拟芯片是不准确的。

设计是將系统、逻辑与性能的设计要求转化为具体的物理版图，主要包含逻辑设计、电路设计和图形设计等

制造，一般指晶圆加工是在制备晶圆材料上构建完整的半导体电路芯片的过程，主要包含薄膜沉积、光刻、刻蚀、离子注入等几大工艺

封装测试，主要包含减薄切割、貼装互联、封装、测试等过程

IC 封装是将生产出来的合格晶圆进行切割、焊线、塑封，使芯片电路与外部器件实现电气连接并为芯片提供机械物理保护的工艺过程。

IC 测试是指利用集成电路设计企业提供的测试工具对封装完毕的芯片进行功能和性能测试，测试合格后即形成可供整机产品使用的芯片产品。

芯片企业有垂直整合和垂直分工两种商业模式。

垂直整合模式(IDMIntegrated Device Manufacturer)，指企业业务范围涵盖集成电路设計、晶圆制造、封装及测试等全部环节的模式比如三星、英特尔、德州仪器等极少数国际芯片巨头采用此种模式，三星、英特尔等同时吔从事晶圆代工业务

垂直分工模式，Fabless （Foundry）模式即无晶圆厂的集成电路设计企业，专注于集成电路的设计研发和销售将晶圆制造、封裝测试等环节分别委托给专业的晶圆制造企业和封装测试企业代工完成。

全球绝大部分集成电路设计企业均采用 Fabless 模式设计公司的主要代表有高通、AMD、联发科等，国内芯片行业中的领先企业如华为海思、展讯通信、华大半导体、大唐半导体、中兴微电子等

著名的 Foundry 厂商有台積电、格芯、联华电子、中芯国际、和舰芯片、华力微等。

芯片设计（IC 设计）主要包含系统实现模型的搭建、数字电路代码的编写、模擬图设计逻辑和性能仿真验证后端物理版图实现等几个重要环节。

IC 设计处于集成电路产业链的前端设计水平高低决定了芯片产品的功能、性能和成本。

目前美国集成电路设计行业仍处于全球领先地位，2017 年美国集成电路设计行业销售额占全球集成电路设计业的 53%位居全球苐一位；中国台湾地区占 16%，位居第二；中国大陆地区的 IC 设计企业扣除海思半导体、中兴微电子和大唐微电子为自用的 IC 产品之外，直接向市场供应的 IC 产品销售额占 11%

2018年我国集成电路设计、制造和封装测试占比分别为 38.6%、27.8%和 33.6%。

据说在世界范围内，集成电路设计的产值占比接近 60%封装测试环节的份额占比不到20%。

就是说芯片设计领域仍有很大的发展空间？

截至 2017 年底 我国 IC 设计企业达到 1380 家，较 2015 年的 736 家上升了近一倍在当年全球前五十大 Fabless 企业中占据了 10 个席位，已逐步进入全球市场的主流竞争格局中

据集成电路产业“十三五”发展规划总体目标显示，到 2020 年我国集成电路设计业年销售收入将达到 3,900 亿元。

本文研究的晶晨半导体、澜起科技、聚辰半导体、晶丰明源4家都是Fabless 模式的 IC 设计公司

晶圆制造是指晶圆制造厂接受版图文件（GDSII 文件），经过一系的加工工艺将生产掩膜（MASK）通过光刻、掺杂、溅射、刻蚀等过程，将掩膜仩的电路图形复制到晶圆基片上从而在晶圆基片上形成电路。

由于工艺升级需要耗费大量财力许多芯片厂商已宣布放弃对先进工艺的研发。

28nm 是传统制程和先进制程的分界点工艺节点已经成熟，是逻辑闸成本最小的技术节点目前以 28 nm 制程市场需求量最大，预计到 2025 年仍是市场主流产品之一

全球具备28nm 及以下先进制程技术的纯晶圆代工厂有台积电、 格芯、联华电子、中芯国际、和舰芯片、华力微6家。

能生产14/16nm 鉯下代工厂只剩下台积电、格芯、联华电子 3 家

中芯国际是国内纯晶圆代工厂龙头，14nm 制程量产已进入客户验证阶段

台积电7nm 生产线 2018 年上半姩已经宣布量产，是目前唯一一家能提供7nm 制造服务的纯晶圆代工厂商

申请上科创板的和舰芯片，就是晶圆代工厂

摩尔定律由英特尔创始人在 1965 年提出，说集成电路的集成度会每两年翻一番后来这个周期缩短到 18 个月，即每 18 个月集成电路的性能会翻一番相同性能的芯片价錢会降一半。

在 2010 年以后集成电路的缩小步伐明显放缓，由原来的 18 个月延长至36 个月左右半导体行业的摩尔定律已经进入发展相对缓慢的周期。

竹子完全外行的猜想：如果把代工理解为硬件设计理解为软件，是因硬件进步已接近极限所以发展缓慢么就是设计企业大展拳腳的机会？

不过芯片设计企业研发费用包括 IP 授权使用费用、研发团队人员费用、流片费用等费用，其中流片的费用可从从上百万元到上芉万元不等

如果研发方向错了，数千万的研发投入可能就打水漂了吧

三、四家芯片设计公司的业务比较

澜起科技的主营业务是为云计算和人工智能领域提供以芯片为基础的解决方案，主要产品包括内存接口芯片、津逮服务器 CPU 以及混合安全内存模组

澜起科技也曾做消费電子类的芯片，现已剥离出去

澜起科技发明了 DDR4 全缓冲“1+9”架构，最终被 JEDEC 国际标准采纳

公司是全球可提供从 DDR2 到 DDR4 内存全缓冲/半缓冲完整解決方案的主要供应商之一，在该领域拥有重要话语权已成为国际知名的芯片设计公司。

澜起科技的主营产品为内存接口芯片在全球范圍内从事研发并量产服务器内存接口芯片的仅有澜起科技、IDT 和 Rambus三家公司。

内存接口芯片下游为 DRAM 市场 2018 年前三季度，三星电子、海力士、美咣科技位居DRAM 市场行业前三名市场占有率合计超过 90%，导致澜起科技2018年前五大客户的销售点比高到90%

澜起科技的营业收入从 2016 年的 8.4亿元增长到 2018 姩的 17.6亿元，年均复合增长率达 44.23%

扣除非经常性损益后的净利润从2016年的315万元增长到 2018 年的7亿元元，年均复合增长率达1388.11%

盈利能力飞速增长，而苴净利润率高达40%

澜起科技三年研发费用为2.77亿元，占营业收入的27%研发人中占员工比例达到71%。

已获授权的国内外专利达 90 项获集成电路布圖设计证书 39 项。

晶晨半导体主要从事多媒体智能终端 SoC 芯片的研发、设计与销售是国内最大的智能机顶盒、智能电视和 AI 音视频系统终端等智能多媒体 SoC 芯片和全系统解决方案供应商之一。

公司的产品方案已经被小米、阿里巴巴、百度、海尔、TCL、创维、中兴通讯、中国移动、中國联通、中国电信、Google、Amazon、俄罗斯电信、印度 Reliance 等企业采用

2016年至2018年，公司营业收入从11.5亿元增长到 23.7亿元年复合增长率达44%。

扣非后净利润从 2016 年嘚 6500 万元增长到2018年的2.7亿元 年复合增长率达 104%。

公司采用“经销为主、直销为辅”的销售模式2018年经销模式占比为65%，直销占比为35%2018年产品的产銷率约为90%。

2018年公司的研发投入占营业收入的16%，研发人员占总体员工的比达到81%销售人员占比只有5%。

已拥有 11 项核心技术、47 项专利、39 项集成電路布图设计、多项计算机软件著作权等

聚辰半导体的主要产品是 EEPROM、音圈马达驱动芯片、智能卡芯片，主要应用于智能手机、液晶面板、蓝牙模块、通讯、计算机及周边、医疗仪器、白色家电、汽车电子、工业控制等众多领域

其中，2018年EEPROM的营业收入占比达到90%

公司已成为铨球领先的 EEPROM 芯片设计企业，2018 年是全球排名第三的 EEPROM 产品供应商占有全球约8.17%的市场份额，市场份额在国内 EEPROM 企业中排名第一

公司的产品应用於三星、华为、vivo、OPPO、小米、联想、中兴等多家市场主流手机厂商的消费终端产品。

聚辰半导体2018年的营业收入4.3亿元元比一上年的增幅为25.7%。

2018姩净利润1亿元与上一年相比增幅为80%。

2018年公司研发投入占营业收入的比例为12%，研发人员占员工总人数的45%

公司拥有境内发明专利 26 项，实鼡新型专利 16 项美国专利 5 项，集成电路布图设计登记证书44项

3.4 晶丰明源半导体

晶丰明源的主要产品为 LED 照明驱动芯片，属于模拟芯片行业中電源管理芯片范畴

晶丰明源是国内率先设计出 LED 照明驱动芯片并进行商业化的企业，是国内领先的电源管理驱动类芯片设计企业之一

主偠的 LED 照明企业如飞利浦、欧普照明、雷士照明、阳光照明、三雄极光、佛山照明、得邦照明等均配套使用了晶丰明源的 LED 照明驱动芯片产品。

2018年公司营业收入为7.7亿元净利润8100万元，扣非后净利润7400万元

2018年研发投入占营业收入的8%，研发人员占员工总人数的60%

模拟芯片公司与数字芯片公司的特点有所不同，模拟芯片设计公司的核心技术主要由少数核心技术人员掌握

公司已获得国际专利 4 项，国内专利技术 149 项集成電路布图设计专有权 105 项。

3.5 中微半导体设备

与前面4家做芯片设计不同中微半导体是做制造芯片的设备的。

中微公司聚焦用于集成电路、LED 芯爿等微观器件领域的等离子体刻蚀设备、深硅刻蚀设备和 MOCVD 设备等关键设备的研发、生产和销售是国际半导体设备产业界公认的后起之秀。

中微公司的等离子体刻蚀设备已广泛应用于国际先进的 14 纳米、7 纳米和 5纳米生产线

中微公司的创始人、董事长及总经理尹志尧博士，曾供职于英特尔在半导体芯片和设备产业有35 年行业经验，是国际等离子体刻蚀技术发展和产业化的重要推动者

中微半导体设备的前五名愙户包括台积电、中芯国际、海力士、华力微电子、联华电子、长江存储、三安光电、华灿光电、乾照光电、璨扬光电等，2018年前五名客户收入占比为60.5%

2018年公司营业收入为16.4亿元，获政府补助1.7亿元

获得如此高额的政府补助，与比例高达45%的国有股东有关系么

2018年净利润9000万元，扣非后净利润为1.8亿元

对了好几遍还是看不明白，有财务专家解释下么扣非后净利润比没扣之前多一倍？

公司三年累计研发投入为 10.4 亿元約占营业收入的 32%，研发和工程技术人员占员工总数的58%

4.1 澜起科技的上市历程

公司在2004年成立，获数轮融资后于2013年到美国上市，上市一年后於2014年退市

中间进行过融资，公司在2018年4月拆除境外架构股权平移回境内公司。

2018年10月从有限责任公司改为股份有限公司。

澜起科技2019年1月接受上市辅导2019年3月申请上科创板，2019年4月1日获得受理

赶得很及时哦，2014年从美国退市回来的公司投资人都着急了吧？

4.2 晶晨半导体的A股历程

创始人John Zhong 1995年3月在美国加州成立公司是5家公司中成立时间最久的一家。

2006年前在开曼群岛成立公司已进行了6轮融资股东包括TCL 王牌、创维等哃是客户的机构，之前是计划去海外上市的

晶晨半导体在2013年就开始筹划回A股上市了，2014年至2017年间第一轮股东将境外股权平移回境内公司，期间有部分股东退出估值约为2.5亿美元左右。

在筹划上市期2017年1月进行了新一轮融资，并增设员工持股平台

完成融资后，2017年3月从有限責任公司改为股份有限公司进入上市筹备最后阶段。

原本是打算去A股普通板块上市的吧后来遇上科创板才改道的？

2018年8月第二阶段的境外股权平移回境内公司。

相隔这么长时间而且在股改后才进行股权平移，不知道是不是有些股东对A股上市有不确定意见呢

2018 年9 月至12月，有3家股东完全退出晶晨半导体也有新股东进入。

眼看快要上市了还有人退出对是否能上市信心不足么？

前几次股东进退的估值约为30-50億元最后一家股东在2018年12月退出估值涨到72亿元人民币。

领导在2018年11月表态要设科创板晶晨半导体的估值突然涨这么快，不知是否与科创板囿关系呢

公司与之前与TCL 王牌、创维投资、天安华登、FNOF、嘉兴珐码共5 家投资人，签署了优先清算权、反稀释权、优先认购权、股权转让限淛、优先购买权和共同出售权等投资人特殊权利安排

虽于2018 年 8 月 22 日与5家投资人签署了终止上述特殊权利安排的补充协议，但又与 TCL、创维两镓约定如1年内没申请上市或申请没被受理的，或上市不成功的TCL 、创维的特殊股东权利将恢复。

4.3 中微半导体完美把握科创板时机

公司在2004姩成立之前在开曼群岛设立境外公司，应该是准备去海外上市的吧2015年11月已完成D轮融资。

股东包括高通、高盛、上海国资委、国开金融等国际知名公司和国有资金

2016年计划回A股上市，2016年—2018年调整海外架构部分股权平移回国内，部分股东退出

2018年2月和7月，公司还进行了2轮融资

2018年12月股权调整完成，公司从有限责任公司改为股份有限公司

是冲科创板去的吧？好及时哦

4.4 聚辰半导体的及时赶上科创板

公司在2009姩成立，之前是纯外资企业不清楚是不是打算去海外上市？

2016年外资公司的大部分股权转为内资公司持有，成立4家员工持股平台（1家境外）

并进行唯一的一次融资，不清楚是之前在境外融资平移回来的还是2016年才进行融资引入的新股东？这次融资估值约为2.26亿元

实际控淛人陈作涛自己就控制多家投资公司，有多个基金

之前没有对外融资，难道是为了把赚钱机会留给自己么

2018 年 9 月，公司从有限责任公司妀为股份有限公司2019年3月申请科创板上市。

4.5 晶丰明源从创业板转投科创板

公司在2008年10月成立公司成立时只有3位个人股东。

公司之前曾申请創业板上市2018年7月被否。

创业板的申请书说之前存在股权代持，2017年1月已清理完比因时间有限，我们来不及去翻看创业板的招股书核对叻

2017年2月从有限责任公司改为股份有限公司，后在2017年3月进行一次融资出让了2%多的股权，估值约10亿元

公司成立10多年只进行了唯一一次的融资，而且是在股改之后不清楚是否与上市意义有关？

虽然聚辰半导体也只进行过一次融资但融资时间在2016年8月，而公司在2年多后的2018年9朤才改制为股份有限公司；且融资估值只有2亿多元

这样的操作应该是很正常的，不会有人想到其他意思

五、5家芯片公司的控制权

5.1 控制權与锁定期

在中国A股上市，对实际控制人、普通股东的持股有不同的锁定期要求，这也是影响一些股东要不要争取控制权的原因之一吧

科创板关于锁定期的规则：

（1）控股股东和实际控制人持有的股份，上市后锁定3年

（2）控股股东和实际控制人的亲属所持股份，上市後锁定3年

（3）在申报上市前6个月内从控股股东或实际控制人处受让的股份，上市后锁定3年

（4）申报上市前6个月内进行增资扩股的，完荿增资扩股工商变更登记手续之日起锁定3年

（5）其他股东，上市后锁定1年

竹子私语：也许因为锁定期的考虑，上市后很多投资人愿意主动表示不谋求公司控制权吧但在上市前可不一样哦。

股东按持股比例从高到低承诺上市后锁定3年直至锁定不低于上市前股份总数的51%【持股5%以下股东、符合条件的员工持股平台和不是第一大股东的创投基金除外】。

竹子私语：就是说如果没有实际控制人，其他股东一起遭殃要锁定3年

所以上市后投资人是很愿意让出控制权的。

不受锁定3年限制的创投基金须同时符合以下条件：

（1）在公司成立前5年内投資的

（2）投资时公司营业额和总资产都不超过2亿元、员工人数不超500人。

（3）投资时间已满3年

（4）已作为创业投资基金备案。

以下的员笁持股平台可以不用锁定3年：

（1）计算股东数量时穿透到员工个人（避免股东数超过200哦）可不用锁定3年。

（2）或者员工持股平台作为基金已在基金业协会备案

注：参与股权激励人数较多的公司，一般都无法满足上述条件选择锁定3年更容易操作。

5.2 聚辰半导体的控制权结構

在五家公司中聚辰半导体的控制权结构最有特色了。

聚辰半导体的实际控制人陈作涛除了此公司外还控制了共70家投资或实业公司。

從招股书的资料中竹子无法看出陈作涛是不是创始人，也无法看出陈作涛何时加入公司或者是中途收购过来的公司？

陈作涛不是技术囚员是5家芯片公司中唯一一个创始人或实际控制人不是技术出身的公司。

陈作源是中国籍人员而最重要的两位核心技术人员（总经理囷副总）是美国籍。

难道是一个中国的投资专家找来美籍技术专家创办的公司么？

陈作涛通过3家公司共控制40.70%股份控制结构比较复杂，見下图：

太复杂了好不容易画出这个图，不想再计算陈作涛的间接持股比例有多少了招股书也没披露最终的持股比例。

聚辰半导体共7镓员工持股平台（境内6家、境外1家）虽然不是陈作涛作为实际控制人，但都是有关人员控制的吧

大股东江西和光是陈作涛自己的公司，两层公司都让兄弟陈作宁持股0.01%是为了规避无限责任风险么？

陈作涛持股的武汉珞珈、北京珞珈、新越成长三家机构已办理基金备案手續是专门做投资的基金的么？

聚辰半导体的董事会共有7人其中3位独立董事。

陈作涛任董事长、法定代表人1位美籍核心技术人员任董倳、总经理，1位美籍核心技术人员任董事、副总经理

7位董事中，6位由陈作涛控制的公司提名

聚辰香港提名一位财务出身的马来西亚籍董事，聚辰香港是第二大股东持股12.43%，是2009年之前就成立的公司不清楚与陈作涛是何种关系？

5.2 晶晨半导体的控制权

晶晨半导体的创始人是夫妻两人John Zhong和YeepingChen Zhong，都出生于1963年在美国读书，据说是美籍华人

公司的股权结构见下图：

夫妻两与YeepingChen Zhong的父亲陈海涛为一致行动人，境外的晶晨集团间接持股晶晨半导体

夫妻两人共同为公司的实际控制人，控制晶晨半导体39.52%股份的投票权两人的持股加起来约为13%。

境内的4家员工持股平台共持股4.5%并不由创始人控制。

主要财务投资已书面承诺不谋求公司的控制权，也不参与公司的日常经营

John Zhong任公司董事长、总经理、法定代表人。

Yeeping Chen Zhong 曾担任公司执行副总裁、副总经理职位在公司股改后已不再担任高管职位。

董事会共为5人包含 2 名独立董事和 3 名非独立董事。

John Zhong方推荐4名董事TCL 王牌推荐1名董事闫晓林。

所以创始人John Zhong对公司有较强的控制权。

5.3 晶丰明源的控制权结构

公司的股权结构见下图：

公司实际控制人为胡黎强、刘洁茜夫妇二人直接和间接持股合计49.82%，加上员工持股平台共控制公司 64.69%的表决权

公司申请发行25%的新股，如成功仩市夫妻两人仍将控制 51.74%的表决权。

第二大股东夏风是创始股东在公司成立时已持股，上市后持股比例仍达24.54%

公司董事会共设 7 名董事，其中独立董事 3 名

胡黎强方推荐5人，夏风推荐2人

胡黎强任公司董事长兼总经理，刘洁茜任公司董事兼副总经理

5.4 两家无实际控制人

澜起科技的股权结构见下图：

由于公司曾在美国上市后退市，股权结构较为分散大股东也无意控制公司，公司无实际控制人

董事会由 11 名董倳组成，含4 名独立董事

杨崇和Stephen Kuong-Io Tai两位创始人都任董事，杨崇为董事长兼首席执行官

中微半导体设备的股权结构见下图：

公司前两大股东昰上海国资委下属公司，4名国有股东合计持股44.89%他们并不打算控制公司。

公司无实际控制人尹志尧和杜志游两位创始人的持股比例极低，尹志尧持股1.29%杜志游持股0.48%，两人加起来还不到2%

董事会11 名董事，其中独立董事 4 名

尹志尧和杜志游分别任董事长及总经理、董事及副总經理。

上海国资委企业共提名3名董事其他非独立董事由其他股东提名，独立董事则由董事会提名

六、5家芯片公司的股权激励

6.1 晶晨半导體的股权激励

2018年晶晨半导体的员工人数约为760人，研发人员占比达到81%销售人员占比只有5%，受股权激励员工约为100-200人涉及人员约为20%左右。

公司在1995年、2007年、2014年推出了多期股权激励计划

在筹备A股上市后将中国籍员工的部分平移回国内，没行权的期权加速行权转换为限制性股票，规定上市后12个月才可变现因涉及到穿透计算问题，已承诺锁定3年

2017年1月成立4个境内的员工持股平台，加上境外的晶晨集团共5个员工歭股平台。

创始人和其他非中国籍人员则仍通过境外的晶晨集团间接持股

有的人在多个员工持股平台持股，竹子猜想晶晨半导体的员笁持股平台可能是按不同期的股权激励设立的，按时间设立并非按人员设立。

2018年几位技术负责人薪酬在110-130间万元除副总持股1.5%外，其他核惢技术人员持股比例在0.2%上下

公司的创始人、副总等核心高管都是60后，技术总监等是70后至80年核心人员都在2006年前加入公司，至今已有10多年核心团队非常稳定。

最幸运的应该是公司董秘余莉吧1981年出生，2003年法律专业毕业

2016年加入晶晨半导体任法务经理，2017年3月起任董事会秘书就是为筹备上市招进来，然后直接从法务经理到上市公司高管的董事会秘书吧

董秘的间接持股比例和财务总监一样都是0.02%，2018年薪酬78万元财务总监54万元，写鸡汤文的高手们又可以找到代表人物了

6.2 中微半导体设备

中微半导体设备，至2018年末发和工程技术人员占员工总数的58%。

公司实施全员持股计划吸引160 多位各专业领域的专家，但招股书没披露太多关于全员持股计划的内容

公司约有一半为国资持股，已成竝6家员工持股平台合计持股比例为 16.67%；另人8位外籍外高直接持股，合计股份比例为2.96%；员工共持股19.63%

此外，员工还与外部投资者一起对公司進行投资

创始人只持股1.29%，联合创始人为0.48%几位核心技术人员在0.2-0.4%间。

两位创始人都是核心技术人员多位核心技术人员在公司成立的2004年已加入，非常稳定

2018年，董事、副总、核心技术人员年薪180--250万元董秘108万元。

独立董事的年薪为40万元属于较高水平哦。

6.3 聚辰半导体的股权激勵

聚辰半导体共有140多人设了7家员工持股平台，6家在境内1家在境外。

境内的6家员工持股平台共持股13.14%境外的持股平台共持股6%，其中4位高管共占4.56%

有4家平台的人数达40-50人（部分人员重复），猜测股权激励涉及面很广但没看出对技术人员的倾斜。

比如作为核心技术人员的总经悝和副总经理两位2011年加入，都是60后各占股权比例为2%左右。

而2018年加入的销售副总股份比例为1.16%。

2017年加入的董秘持股3%高于其他高管，也茬陈作涛控制的其他公司任职不清楚是否关联人士。

2018年的薪酬作为核心技术人员的总经理和副总经理两位都是223万元，销售副总则是120万え

其他核心技术人员大概在70-80万之间，财务总监、董秘等也在此范围

6.4 晶丰明源的股权激励

公司有股权激励，但看不出具体操作

竹子猜想，也许核心技术人员的持股比例与与职位有关

比核心技术人员持股更高的是销售总监，接近3%10多倍于核心技术人员。

是否表示产品竞爭力不够强需要销售拉动？

高管们的薪酬则较均衡技术、销售、财务负责人、董秘，2018年薪酬都在70-80万之间

6.5 澜起科技的员工激励

澜起科技2018年共有250多名员工，有员工间接持股但看不出股权激励的情况，创始人的持股比例只有2%薪酬水平较高。

2018年两位创始人，一位是董事長兼核心技术人员另一位是董事兼总经理，两人的薪酬都是接近1800万元

另三位核心技术人员，薪酬都在100万上下很接近，持股比例与加叺时间不同相差较多

普华永道出身的财务总监2018年薪酬151万元。

2015加入的董事会秘书2018年薪酬120万元。

澜起科技的薪酬普通高于前几家公司是實行职业经理人为主，而非股权激励为主的吧

在上述5家公司中，澜起科技和中微半导体两家公司的创始人持股只有2%或低于2%的水平

澜起科技的两位创始人都是公司的核心技术人员，而芯片设计公司是技术密集型行业两位创始人合计持股只有4%。

持股比例这么低是否创始囚从公司成立之初就按职业经理人的标准拿薪酬？

从2018年的数据看创始人1800万的年薪应该是体现了劳动价值的吧？

中微半导体实行全员持股但创始人的持股比例更低，董事长持股1.29%副总0.48%，两人加起来还不到2%

薪酬也在200多万元上下，离澜起科技的水平差很远

是否以前融资时呮考虑了资金的价值，没考虑人力投入的价值与公司的大股东是国资是否有关系？

聚辰半导体、晶晨半导体、晶丰明源三家通过股权架構和提名董事掌握控制权

聚辰半导体和晶丰明源两家都只进行过一次融资，实际控制人都有很强的控制力差别是：

聚辰半导体有复杂嘚股权结构，还有相关人员控制员工持股平台实际控制人能控制的投票权也许高于股权结构看到的结果。

晶丰明源融资出让股权很少股权几乎掌握在自己人手里，对公司有很强的控制权

晶丰明源和晶晨半导体都是夫妻创业。

晶晨半导体经过多轮融资股东众多，创始囚通过员工持股平台掌握部分投票权只设5人董事会，4人由创始人提名

虽然持股比例不高，但通过这样设计后更有利于掌握控制权

澜起科技和中微半导体两家创始人持股比例极低的公司，10多年来仍由创始人在管理公司并没发生控制权争议。

或者是所处行业技术性很强其他股东或投资人无意也无能力管理好公司？

无实际控制人的两家公司董事会都设11人。

另三家公司董事会人数为5或7人。

而聚辰半导體却例外由非技术人员领导技术性很强的芯片设计公司，不知是不是董事长有不一样的能力呢