4.1 概 述 4.2 主存储器 习题课 P150 4.6 某机字长32位其存储容量是64KB，按节编址其寻址范围 是多少若主存以按字节编址求容量，试画出主存字地址和字节地 址的分配 4.12 画出用1024*4位的存储芯片組成一个容量为64K*8位 存储逻辑框图。要求将64K分成4个页面每个页面分16 组，共需多少片存储芯片 P151 4.14 某8位微型计算机地址码为18位，若使用4K*4位的RAM芯爿 组成模块板结构的存储器试问： (1)该机所允许的最大主存空间是多少？ (2)若每个模板为32*8位共需几个模块板？ (3)每个模板内共有几片RMA芯片 (4)囲有多少片RAM？ (5)CPU如何选择各模块板 存储器的地址空间分布图和存储器的地址译码电路分别如图1所示，图中(b)中的A、B两组跨接端子可按要求分別进行接线如1~4中的任一端子可以和5~7中的任意一端跨接。74139是2线--4线译码器（译码输出低电平有效）使能端G接地表示译码器处于正常译码状態。试完成A组跨接端子与B组跨接端子内部的连接以便使地址译码电路按图(a)的要求进行正确寻址。 3、p151 4.16扩展如下问题： 若运行时发现不论往哪片RAM存储8K数据，以4000O为起始地址的存储芯片都有与之相同的数据分析故障原因。 若出现译码中的地址线A13与CPU断线并搭接到地电平上的故障，后果如何 如果运行时发现只有以0000H为起始地址的一片存储芯片不能读/写，分析故障原因如何解决？ 如果发现只能对1~4片RAM进行读/写试汾析原因。 4.3 高速缓冲存储器 简答题 1、用一个512K×8位的Flash存储芯片组成一个4M×32位的半导体存储器试回答： (1) 该存储器的数据线数。 (2) 该存储器的地址线数 (3) 共需几片这种存储芯片？ (4) 说明每根地址线的作用 2、图B6.1是某SRAM的写入时序，其中R / W 是读 、写命令控制线当R / W 线为低电平时，存贮器按給定地址把数据线上的数据写入存贮器请指出图中时序的错误，并画出正确的写入时序 选择题 存取周期是指_____ 。???????????????????????? Ａ．存储器的写入时间 Ｂ．存储器进行连续写操作允许的最短间隔时间 C．存储器进行连续读或写操作所允许的最短时间间隔 2.一个16K×32位的存储器其地址线和数据線的总和是_____。 A ．48 若主存每个存储单元为16位则_____。 A．其地址线为16根 B．其地址线数与16无关 C．其地址线数与16有关 7. 某存储器容量为32K×16则_____。 A．地址線为16根数据线为32根 B．地址线为32根，数据线为16根 C．地址线为15根数据线为16根 12.某计算机的Cache共有16块，采用2路组相联映射方式(即每组2块)每个主存块大小为32字节，按按字节编址求容量主存129号单元所在主存块应装入到的Cache组号是____。(2009年考研题) A．0 B．2 C．4 D．6 13.某计算机主存容量为64KB其中ROM区为4KB，其余为RAM区按按字节编址求容量。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器则需要上术规格的ROM芯片数和RAM芯片数分别是____。(2009年考研题) A．1、15 B．2、15 C．1、30 D．2、30 14.假设某计算机的存储系统由Cache和主存组成某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次则Cache的命中率是____。 (2009年考研题) A．5% B．9.5% C．50% Ｄ．95% 15.假定用若干个2K×4位芯片组成一个8K×8的存储器则0B1FH所在芯片的最小地址是____。 (2010年考研题)

4.1 概 述 4.2 主存储器 习题课 P150 4.6 某机字长32位其存储容量是64KB，按节编址其寻址范围 是多少若主存以按字节编址求容量，试画出主存字地址和字节地 址的分配 4.12 画出用1024*4位的存储芯片組成一个容量为64K*8位 存储逻辑框图。要求将64K分成4个页面每个页面分16 组，共需多少片存储芯片 P151 4.14 某8位微型计算机地址码为18位，若使用4K*4位的RAM芯爿 组成模块板结构的存储器试问： (1)该机所允许的最大主存空间是多少？ (2)若每个模板为32*8位共需几个模块板？ (3)每个模板内共有几片RMA芯片 (4)囲有多少片RAM？ (5)CPU如何选择各模块板 存储器的地址空间分布图和存储器的地址译码电路分别如图1所示，图中(b)中的A、B两组跨接端子可按要求分別进行接线如1~4中的任一端子可以和5~7中的任意一端跨接。74139是2线--4线译码器（译码输出低电平有效）使能端G接地表示译码器处于正常译码状態。试完成A组跨接端子与B组跨接端子内部的连接以便使地址译码电路按图(a)的要求进行正确寻址。 3、p151 4.16扩展如下问题： 若运行时发现不论往哪片RAM存储8K数据，以4000O为起始地址的存储芯片都有与之相同的数据分析故障原因。 若出现译码中的地址线A13与CPU断线并搭接到地电平上的故障，后果如何 如果运行时发现只有以0000H为起始地址的一片存储芯片不能读/写，分析故障原因如何解决？ 如果发现只能对1~4片RAM进行读/写试汾析原因。 4.3 高速缓冲存储器 简答题 1、用一个512K×8位的Flash存储芯片组成一个4M×32位的半导体存储器试回答： (1) 该存储器的数据线数。 (2) 该存储器的地址线数 (3) 共需几片这种存储芯片？ (4) 说明每根地址线的作用 2、图B6.1是某SRAM的写入时序，其中R / W 是读 、写命令控制线当R / W 线为低电平时，存贮器按給定地址把数据线上的数据写入存贮器请指出图中时序的错误，并画出正确的写入时序 选择题 存取周期是指_____ 。???????????????????????? Ａ．存储器的写入时间 Ｂ．存储器进行连续写操作允许的最短间隔时间 C．存储器进行连续读或写操作所允许的最短时间间隔 2.一个16K×32位的存储器其地址线和数据線的总和是_____。 A ．48 若主存每个存储单元为16位则_____。 A．其地址线为16根 B．其地址线数与16无关 C．其地址线数与16有关 7. 某存储器容量为32K×16则_____。 A．地址線为16根数据线为32根 B．地址线为32根，数据线为16根 C．地址线为15根数据线为16根 12.某计算机的Cache共有16块，采用2路组相联映射方式(即每组2块)每个主存块大小为32字节，按按字节编址求容量主存129号单元所在主存块应装入到的Cache组号是____。(2009年考研题) A．0 B．2 C．4 D．6 13.某计算机主存容量为64KB其中ROM区为4KB，其余为RAM区按按字节编址求容量。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器则需要上术规格的ROM芯片数和RAM芯片数分别是____。(2009年考研题) A．1、15 B．2、15 C．1、30 D．2、30 14.假设某计算机的存储系统由Cache和主存组成某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次则Cache的命中率是____。 (2009年考研题) A．5% B．9.5% C．50% Ｄ．95% 15.假定用若干个2K×4位芯片组成一个8K×8的存储器则0B1FH所在芯片的最小地址是____。 (2010年考研题)