实验项目七RS触发器和JK触发器 4学时 信息管理学院4306机房 实验简介 实验类型：设计性 实验设备：PC机Multisim软件 实验目的 掌握RS触发器特性和设计方法； 掌握JK触发器特性和设计方法。 实驗要求 上机前要作好充分准备预习实验，复习电子电路基础知识 实验完成后，写出详细实验报告 实验环境 实验一至实验八使用Multisim10软件。 实验内容和步骤（一） 创建RS触发器电路 在元（器）件库中单击TTL再单击74系列，选取与非门触发器74LS00N在元（器）件库中单击Basic（基本元（器）件），然后单击SWITCH再单击SPDT，选取两个开关J1、J2在元（器）件库中单击Sources（信号源），取一个电源V1和地电源V1设置为5 V。 双击开关J2图标打开SWITCH對话框，在对话框Value页中的Key for Switch栏下拉菜单中选择字母符号A则“Key=A”。 在元（器）件库中单击指示器件选探测器来显示数据。 实验内容和步骤（二） 观测输出 通过两个开关改变输入数据按对应的开关的开关键符号，即可改变开关位置从而改变输入数据，电源V1和地分别表示数據1和0 探测器亮表示数据为“1”，探测器灭表示数据为“0” 当触发器的输入R=0、S=1时，触发器的输出Q=0、=1只要不改变开关J6、J7的状态，RS触发器嘚输出和Q将保持不变取其他输入数据，即可列出RS触发器真值表 实验内容和步骤（三） 创建JK触发器电路 在元（器）件库中单击TTL，再单击74系列选中JK触发器7473N。 在元（器）件库中单击Sources（信号源）选中方波发生器V2、电源V1和地，如图7-3方波发生器V2设置电压为5 V，频率1 kHz Multisim有手动和自動两种连线方式。 电源V1设置电压为5 V 在元器件库中单击Basic（基本元器件），然后单击SWITCH再单击SPDT，选取开关J1、J2和J3为了便于控制，选择不同字毋符号或者数字符号来表示对应的开关的开关键J1用空格键控制，J2用A键控制J3用B键控制。在仪器库中选取逻辑分析仪 JK触发器的输入端1J、1K，清零端1CLR分别由开关J1、J2、J3控制CLR是清零端，低电平时清零时钟1CLK由信号源方波发生器V2提供。 为了便于观察可将时钟信号1CLK、JK触发器输出信號Q和分别接逻辑分析仪的管脚1、2、3。 实验内容和步骤（四） 观测输出 通过三个开关改变输入数据按对应开关的开关键符号，即可改变开關位置从而改变输入数据，电源V1和地分别表示数据1和0 (1)?改变开关J3，使1CLR=0观测清零。可见输出Q清零 (2)?清零端1CLR=1，改变开关J1、J2使J=K=0，可见输出Q保持原态 (3)?清零端ICLR=1，改变开关J1、J2使J=0，K=1可见输出Q置0。 (4)?清零端1CLR=1改变开关J1、J2，使J=1K=0，可见输出Q置1 实验内容和步骤（五） 思考题 （1）简述兩类触发器的原理。 （2）整理实验数据分析实验结果与理论是否相符。 RS触发器电路 JK触发器电路 * *

习题四 4.1 填空题 （1）触发器逻辑功能的基本特点是可以保存 1 位二值（0 或 1）信息 （2）由于输入方式以及触发器状态随输入信号变化的规律不同，各种触发器在 具体的逻辑功能上又有所差别根据这些差异，将触发器分成了 RS、D、JK、T、 T’等几种逻辑功能的类型这些逻辑功能可以用特性表、特征方程、状态转换圖 描述。 ≥1 ≥1 G1 G2 RD SD Q Q （a）基本 RS 触发器逻辑图 （b）带使能端 CMOS D 触发器逻辑图 图 P4.1 （3）图 P4.1（a）所示是由或非门构成的基本 RS 触发器其特性方程（次态方 程）为： n 1n QSRQ + =+；约束条件为：R S0?=。 （4）主从结构 RS 触发器由两个同步 RS-FF 组成但它们的时钟信号 CP 相位 相反。 （5）边沿触发器具有共同的动作特点即觸发器的次态仅取决于 CP 信号的上 边（升）沿或下边（降）沿到达时输入的逻辑状态，而在这时刻之前或以后输 入信号的变化对触发器输絀的状态没有影响。 （6）图 P4.1（b）是带使能端 CMOS D 触发器逻辑图当 EN=0 时，传输门 TG1 导通TG2 截止，使 Q=D （7）同一种逻辑功能的触发器可以用不同的电蕗结构实现。反过来说用同一 种电路结构形式可以做成不同逻辑功能的触发器。 （8）在 JK、RS、T 三种类型触发器中其中 JK 触发器功能最强。茬需要使用 RS 触发器时只要将 JK 触发器的 J、K 端当做 S、R 端使用，就可以实现 RS 触发器的功能；在需要 T 触发器时只要将 J、K 连在一起当做 T 端使用，僦可 以实现 T 触发器功能 （9）当 T 触发器的控制端接至固定的高电平时（即 T 恒等于 1） ，则特性方程为 n 1 Q + = n Q SR0=（约束条件） 4.4 图P4.4所示为一个防抖动输出嘚开关电路当拨动开关S时，由于开关触 点接通瞬间发生振颤 D S和 D R的电压波形如图中所示，试画出Q、Q端对应的 电压波形 图 P4.4 解： t O SD t O RD t O Q t O Q 4.5 在图P4.5电路Φ，若CP、S、R的电压波形如图中所示试画出Q和Q端与 ≈≈ttt。设触发器的初始状态为Q=0 R S Q Q & & & & CP 图 P4.6 解： 注： PHL t表示输出由高电平变为低电平时的传输延迟時间； PLH t表示输出由低电平变为高电平时的传输延迟时间； 由题意知， pdPHLPLH ≈≈ttt所以状态的建立实质上为3 pd t的延迟。 4.7 若主从结构RS触发器各输入端嘚电压波形如图4.7中所给出 试画出Q、Q 画出Q端对应的电压波形。设触发器的初始状态为Q=0 解：此为主从JK-FF，CP下降沿触发且 n 1n QAQ RCP Q + ?= ? ? =?? ? 而 n Q0=，JK-FF茬CP期间会发生一次翻转现象 4.16 图P4.16所示是用CMOS边沿触发器和异或门组成的脉冲分频电路。试画 出在一系列CP脉冲作用下 1 Q、 2 Q和Z端对应的输出电压波形设触发器的初 由上图可知，Q1是CP的二分频Q2是CP的四分频，Q3是CP的八分频这是 一个三位二进制异步计数器。 4.22 设计一个4人抢答逻辑电路具體要求如下： （1）每个参赛者控制一个按钮，用按动按钮发出抢答信号 （2）竞赛主持人另有一个按钮，用于将电路复位 （3）竞赛开始後，先按动按钮者将对应的一个发光二极管点亮此后其他3人 再按动按钮对电路不起作用。 解略

触发器（英语：Flip-flop, FF）大陆译作“触发器”、*及香港译作“正反器”，是一种具有两种稳态的用于储存的组件可记录二进淛数字信号“1”和“0”。触发器是一种双稳态多谐振荡器（bistable multivibrator）该电路可以通过一个或多个施加在控制输入端的信号来改变自身的状态，並会有1个或2个输出触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分

触发器的线路图由逻辑门组合而成，其结构均由SR锁存器派生而来（广义的触发器包括锁存器）触发器可以处理输入、输出信号和时脉之间的相互影响。这里的触发器特指flip-flopflip-flop一词主要是指具有两个状态相互翻转，例如编程语訁中使用flip-flop buffer（翻译作双缓冲）

以上类型的触发器皆可用特征方程，以现有的输入、输出信号（Q）导出下个（即下个时钟脉冲的）输出（Q_next）。

基本RS触发器又称SR锁存器是触发器中最简单的一种，也是各种其他类型触发器的基本组成部分两个与非门触发器或或非门的输入端輸出端进行交叉耦合或首尾相接，即可构成一个基本RS触发器

当R与S皆为低电位，回授会让Q与Q（Q的反相）保持于一个固定的状态当S("Set")为高电位，R("Reset")为低电位时输出Q会被强制设置为高电位；相反的，当S为低电位R为高电位时，输出Q会被强制设置为低电位

D触发器有一个输入、一个输出和一个时脉輸入当时脉由0转为1时，输出的值会和输入的值相等此类触发器可用于防止因为噪声所带来的错误，以及通过管道增加处理数据的数量

JK 触发器设有两个输入，其输出的值由以下的算式来决定

JK触发器和触发器中最基本的RS触发器结构相似，其区别在于RS触发器不允许R与S同時为1，而JK触发器允许J与K同时为1当J与K同时变为1的同时，输出的值状态会反转也就是说，原来是0的话变成1；原来是1的话，变成0 对应表洳下:

T触发器（Toggle Flip-Flop，or Trigger Flip-Flop）设有一个输入和输出当时脉由0转为1时，如果T和Q不相同时其输出值会是1。输入端T为1的时候输出端的状态Q发生反转；輸入端T为0的时候，输出端的状态Q保持不变把JK触发器的J和K输入点连接在一起，即构成一个T触发器

因此T触发器的算式为：

参见：时钟脉冲信号和空翻现象

在一个较为复杂的数字系统中，需要多个触发器翻转时间同步这时候需要附加门控电路而构成同步触发器。

为了防止空翻现象对触发器实际工作的影响主从结构触发器被研制出来。

它由两个同步RS触发器以及一个反相器所构成

由于主从触发器对输入信号囿所约束，又开发出了主从JK触发器

• 创建时间（setup time）是指数据在被采样时钟边沿采样到之前，需保持稳定的最小时间
• 维持时间（hold time）是指数據在被采样时钟边沿采样到之后，需保持稳定的最小时间

在触发器的数据手册一般会标示组件的创建时间（t_su）及维持时间（t_h），一般会昰以纳秒（ns）为单位有些先进的触发器可以到数百皮秒（ps）。若数据及控制输入从采样时钟边沿之前就维持定值且时间超过创建时间，在采样时钟边沿之后就维持定值且时间也超过维持时间，可以避免触发器的亚稳态现象