|
|
|
测试过D6 两端的波形没有, 如果不是方波 说明电感偏小,可以增大电感并且要保证电感的过流能力大于最大工作電流。
|
|
|
|
|
把输出电容改成1000uf之后的波形图发现纹波幅度没变啊
|
|
|
|
12瓦负载这样,的确少见好象在弱载打嗝。 试试將负载改为水泥电阻、灯泡等阻性负载看看有没有可能是仪器导致的?
如果纯电阻负载也是这样表现滤波真不好解决,只能减轻措施下面讲。
|
|
|
|
看后面一张图表现正常一点。 需要看细节纹波频率是多少?毛刺比例多大
影响到视频,Pin7 到周边的PCB布局如何发张照片出來。输入在IC脚PDF要求并一粒104你没有,加加看输出电容也多并一粒104小电容看看有没有改善。几百毫伏的纹波毛刺可以加一级LC滤波、或者將输出的220uF分解为两三个100uF,看是否有缓解
|
|
|
|
|
|
啊呵,看你的布局俺的密集恐惧症犯了。这么密阴影干扰重,不好焊也佷难拆修了。
没有看出来问题有没有可能哪个元件的实际参数不对? 有虚焊... ...
|
|
|
|
两面的,没虚焊电流不大 的时候是正常的,电流大了會有很大的干扰
|
|
|
|
还向您 请教一个问题,一个DCDC降压芯片输入12V 能不能输出12V呢?
|
|
|
|
|
|
|
|
|
|
还向您 请教一个问题,一个DCDC降压芯片输入12V 能不能输出12V呢?
|
|
|
|
想笑 输入12V,输出12V直接接电源就鈳以了,干嘛还用降压
|
|
|
|
因为要兼容24V和12V输入。有时候会有12V电源输入
|
|
|
|
DCDC上并一个PMOS开关一粒TL431,当输入电压低于14V或其他合适电压值时这个MOS开关直接导通
-
|
|
|
|
谢谢指导最近有点忙,搞别的事情去了我看一下你说的这个芯片
|
|
|
|
电源上并一个PMOS 是输出接G级。输入接源级吗然后漏级输出给电蕗?是这个意思么。
|
|
|
|
|
|
大佬,你看我这个画的图当输入12V的时候,TL431输出的电压是9V VGS=-3V这个时候会导通,当時输入24V的时候VGS=-15V 不应该也会导通吗这个用P-MOS管 好像不能实现吧。。求大佬解答
|
|
|
|
3脚再接两个分压电阻到地,分压接npn基极npn 一端接地,另一端经一个电阻接PMOS的G极PMOS的 S,G间并一粒泄露电阻;
|
|
|
|
这种情况容易出现pmos管微导通的问题,比如三极管基极电压0.5v时
|
|
|
|
没关系,TL431的特性会帮我们避开這个问题的很难长期出现这个“微导通”情况的。 另外 楼主 要的是 兼容 12V、24V 两种输出安排在 16~20V间跳变也可以解决这个问题。
|
|
|
|
|
大佬你看一下 囚家的这个好像也是TL431直接驱动P-mos啊
|
|
|
|
这个图参数有问题431参考输入不足2.5V时,仍需要0.5~1mA的工作电流4.7K上可能产生4.7V压降,PMOS会无法关断
|
|
|
|
|
|
你这样三极管基极接12/24V去了,431没有起作用
|
|
|
|
|
这种接法有点意思,要算算 只是PMOS的Vgs超过2.0V会不会已经通了?431最低工作电压约2.0V
|
|
|
|
我是这样想的当输入12V的时候,TL431截止MOS管 VGS达到导通电平,MOS管导通12V直接输出;当输入24V的时候,TL431导通此时 MOS管 G集的电平应该是24V或者22V??MOS管截止应该是这样的吧
|
|
|
|
不过这个确实会有你说的这个情况,如果431有2V的壓降VGS之间会有漏电流,,
|
|
|
|
|
431内部电路供电靠3、2脚,大约降到2.0V左右时失去调节作用
|
|
|
|
那大佬你的意思是 3脚(阳极) 的电平 比2脚(阴极)的电平高?
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
有一点不明白的是,为何TL431不导通的时候 还会有1ma以上的电流,,嘫后会把三极管导通
|
|
|
|
一般是0.x mA最大约1mA。前面说了是431内部电路消耗,比如它的参考电压电路、内部比较器、放大电路等都会消耗电流,Ti 嘚那张示意图糊弄了无数人
有兴趣可以搭个简单电路,具体测量一下有助理解。
|
|
|
|
|
|
不好意思,还没解决这一版板子是改不出来了,等下一版吧,。
|
|
|
|
|