在电子工程世界为您找到如下关于“FPGA设计”的新闻
MIPSfpga用到的Verilog设计文件和一些介绍MIPSfpga系统和使用方法的文档。第二部分材料（MIPSfpga实验实例）包含25个需要动手操作的实验，指导用户如何学习计算机架构和进行系统级的设计。比如，修改MIPSfpga系统与外设（如LCDs、传感器等）的接口、使用性能计数器和中断、改变缓存刷新策略、添加新的指令并且测量这些改变所带来的性能差异等。由于使用的商用...
如果处理器和现场可编程门阵列FPGA全部由同样的电压供电运行，并且不需要排序和控制等特殊功能的话，会不会变的很简单呢？不幸的是，大多数处理器和FPGA需要不同的电源电压，启动/关断序列和不同类型的控制。幸运的是，电源管理IC集成电路 (PMIC) 能够控制目前的高级处理器、FPGA和系统，并为它们供电，从而大为简化了整个系统设计。现在，你也许想知道哪一款PMIC可以为...
中国上海，日—全球电子元器件与开发服务分销商e 络盟推出两款德州仪器参考设计，为Xilinx(R) Zynq(R) UltraScale+(TM)MPSoC系列产品的客户提供支持，让他们可以更轻松地运用这些设备开发电源解决方案，加速其创新应用开发。这些参考设计为可扩展电源，可为基于 FPGA 的 Xilinx Zynq UltraScale+ 系列MPSoC器件供电...
画FPGA开发板所犯的那些错误，小编这里先截下我最初画这个开发板的一张“惨不忍睹”的PCB让大家看看。Top Layer如图：Bottom Layer如图：第一遍画的时候，想“速战速决”把它画完，草草了事，但是等全部布线完以后却发现这里面的错误实在是太多了，我觉得最核心的错误就是一开始就没有注意整个系统各个元器件的布局，从而导致了“灾难”的发生，后来的布线也就非常困难...
工作流程的差异，这有助于让我们理解使用独立的dcp格式的文件：当读取xci文件时，Vivado会读取生成的dcp文件，跳过嵌入的约束信息，采用的是原始IP的约束文件，这是我们推荐的流程，可以确保应用的约束信息符合IP设计者的想法。另一方面，当单独读取dcp文件时，Vivado并不会涉及原始的IP约束文件，DCP文件会被解压到一个临时目录，读取网表信息并且应用DCP文件中嵌入的约束...
调整处理的硬件实现，单片机将PC送过来的延时调整参数输入FPGA，FPGA在单片机的控制下对信号进行延迟处理，最后送入相应传输通道。某些系统使用现场存在较强的电磁干扰，模块的设计考虑信号隔离问题，故对串行接口进行了电气隔离，强化了PC机和模块通讯的安全系数。& & 延时模块正常上电后，单片机P89C51RD2首先从数据存储区读出最近一次存储的延迟时间...
我知道，我对与电子有关的所有事情都很着迷，但不论从哪个角度看，今天的现场可编程门阵列(FPGA)，都显得“鹤立鸡群”，真是非常棒的器件。如果在这个智能时代，在这个领域，想拥有一技之长的你还没有关注FPGA，那么世界将抛弃你，时代将抛弃你。FPGA中计数器设计探索，以计数器为32位为例：第一种方式，直接定义32位计数器。reg [31:0]quartus ii 下...
美国俄勒冈州波特兰市 — 日 – 莱迪思半导体公司（NASDAQ: LSCC）,客制化智能互连解决方案市场的领先供应商，今日宣布推出全新的FPGA设计软件——Lattice Radiant(TM)，适用于需要开发低功耗嵌入式应用的广阔市场。Lattice Radiant设计软件具备丰富功能和易用性，以及对iCE40 UltraPlus(TM) FPGA的支持极大地扩展...
2个4×4向量p和q，通过加减向量p和q，可得到输出向量x。算法可以表示成下面的公式：基于8×8矩阵的IDCT算法，在FPGA上按照图4所示的结构加以硬件实现。&2．1．3 运动补偿运动补偿是一种大量、单调的运算。为了能实现运动补偿，采用了多级、多个运算单元并行流水运算的方式，如图5所示。运动补偿模块的控制很复杂。实际设计时将它分成几个子模块：补偿控制、补偿地址产生、差...
进展过程中能够适应不断变化的要求的空间就越小。然而，一旦解决方案要采用多芯片来实现，设计安全性的问题就凸显出来了。由于芯片间布线板级暴露，而且MCU代码和/或FPGA配置数据没有加密，整个设计便很容易被盗版。& && & && &&而随着Actel SmartFusion器件的推出，设计人员现在可以使...
FPGA设计资料下载
3.1.1 赛灵思主要产品介绍 17
第四章、FPGA开发基本流程 29
4.1 典型FPGA开发流程与注意事项 29
4.2 基于FPGA的SOC设计方法 32
基于FPGA的典型SOC开发流程为 32
第五章、FPGA实战开发技巧 33
5.1 FPGA器件选型常识 33
5.1.1器件的供货渠道和开发工具的支持 33...
谈谈EDA的硬件描述语言(654)9.2 基于VHDL语言的FPGA设计(657)9.3 VHDL的设计特点与应用研究(662)9.4 单片机应用系统的CPLD应用设计(668)9.5 用CPLD实现单片机与ISA总线接口的并行通信(674)9.6 FPGA实现PCI总线接口技术(679)9.7 用FPGS实现DES算法的密钥简化算法(685)9.8 可编程模拟器件原理与开发(690)9.9 数字...
Xilinx公司是最早也是最大的FPGA生产商，其芯片设计技术、开发软件和相关解决方案在业界属于顶级水平，拥有广泛的客户群。本书主要讲述了XilinxFPGA的开发知识，包括FPGA基础知识、VerilogHDL语言基础、基于Xilinx芯片的HDL语言高级进阶、ISE开发环境使用指南、FPGA配置电路及软件操作、在线逻辑分析仪ChipScope的使用、基于FPGA的数字信号处理技术...
altera fpga/cpld设计 基础篇结合作者多年工作经验，系统地介绍了FPGA/CPLD的基本设计方法。在介绍FPGA/CPLD概念的基础上，介绍了Altera主流FPGA/CPLD的结构与特点，并通过丰富的实例讲解Quartus II与ModelSim、Synplify Pro等常用EDA工具的开发流程。altera fpga/cpld设计 基础篇附带两张光盘：光盘1中收录...
Altera FPGA/CPLD设计(基础篇)系统地介绍了FPGA／CPLD的基本设计方法。在介绍FPGA／CPLD概念的基础上，介绍了Altera上流FPGA／CPLD的结构与特点，并通过丰富的实例讲解Quartus II与ModelSim、Synplify Pro等常用EDA工具的开发流程。Altera FPGA/CPLD设计(基础篇)附带两张光盘：光盘1中收录了Altera Qualtus...
Xilinx FPGA开发全攻略—工程师创新设计宝典 (基础篇)
第一章、为什么工程师要掌握FPGA开发知识？ 5
第二章、FPGA基本知识与发展趋势 7
2.1 FPGA结构和工作原理 7
2.1.1 梦想成就伟业 7
2.1.2 FPGA结构 8
2.1.3 软核、硬核以及固核的概念 15
2.1.4 从可编程器件发展看FPGA未来...
FPGA开发流程与注意事项 294.2 基于FPGA的SOC设计方法 32基于FPGA的典型SOC开发流程为 32第五章、FPGA实战开发技巧 335.1 FPGA器件选型常识 335.1.1器件的供货渠道和开发工具的支持 335.1.2 器件的硬件资源 335.1.3 电气接口标准 345.1.4 器件的速度等级 355.1.5 器件的温度等级 355.1.6 器件的封装 355.1.7 器件的价格...
工程师创新设计宝典 (上册) 基础篇:第一章、为什么工程师要掌握FPGA开发知识？ 5第二章、FPGA基本知识与发展趋势 72.1 FPGA结构和工作原理 72.1.1 梦想成就伟业 72.1.2 FPGA结构 82.1.3 软核、硬核以及固核的概念 152.1.4 从可编程器件发展看FPGA未来趋势 15第三章、FPGA主要供应商与产品 173.1.1 赛灵思主要产品介绍 17第四章...
，FPGA/CPLD的特点，并介绍了Cyclone Ⅱ系列FPGA的硬件结构，硬件描述语言，开发工具Quartus Ⅱ以及FPGA开发的一般原则。 文章的重点放在了电路板的设计部分，也就是本文的第三章。在介绍电路设计部分之前首先介绍一些高速数字电路设计中的一些概念、高速数字电路设计中常见问题，并对常见问题给出了一般解决方法。 在FPGA电路板设计部分中，对FPGA电路的设计过程作了详细的说明，其中着重...
完美清晰书签版PDF电子书,互联网原创首发
本书全面而又系统地介绍了基于fpga实现数字信号处理的原理及方法。全书包括12章和11个实验，主要内容包括数字信号处理设计导论、fpga的硬件结构及运算功能、信号及其处理理论概述、cordic算法原理及实现、fir滤波器和iir滤波器的设计、其他常用数字滤波器的设计、重定时信号流图、数字通信信号处理原理及实现、自适应信号处理...
FPGA设计相关帖子
，按下按钮稍等片刻，即可得到1．3M像素的图像，方便实用。为简化设计，该系统只用了8位色深和RGB的数据格式，且未采用CCD摄像芯片，也未使用FPGA芯片进行逻辑控制，节省了成本。
　　下面着重讲述以TMS320VC5402 DSP为控制核心的无线视频通信系统，详细描述DSP与摄像芯片以及DSP与射频芯片这两大部分的接口设计，分析设计中的要点，最后给出部分DSP汇编代码。
　　1 无线实时视频...
对A/D采集来的陀螺信号进行预处理。
　　模/数转换器ADS8364通过FPGA与DSPVC33相连，采集三轴陀螺信号。
　　DSP主要完成对陀螺信号的降噪运算。陀螺信号经DSP处理后再由SCI接口传送到上位机。
　　系统设计的原理框图如图1所示。
基于DSP的MEMS陀螺仪信号处理平台系统的设计...
在方案讨论会上，两家方案截然不同。一家采用通用芯片，譬如DSP,ARM9,FPGA等；一家采用专用芯片，譬如复印扫描传真一体化的专用芯片。这两种方案各有优缺点：
& && &&&采用通用芯片，优点是：
& && && && &&&1....
本文讨论的四种常用FPGA/DSP设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。
　　FPGA/CPLD的设计思想与技巧是一个非常大的话题，由于篇幅所限，本文仅介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望...
设计方案或原有功能，具有极大的灵活性；又由于DSP和 FPGA芯片并非专门为某种功能设计的，因而使用范围广、产量大、价格可以降到很低。所以，DSP和FPGA在汽车电子系统中大量应用，将会极大地促进汽车电子技术的发展。
2 DSP和FPGA在汽车电子中的应用比较
DSP作为可编程超大规模集成电路(VLSI)器件，是通过可下载的软件或固件来实现扩展算法和数字信号处理功能的，其最典型的用途...
。”MVG首席科学家 Lars Foged谈到。
近年来，天线技术获得了很大的发展，传统的FPGA厂商将天线上传统的RF器件进化成RFSOC，大大减小天线的体积，这也让灵活的天线阵列可以布置到更多复杂的场景。相比于传统的无线测试厂商，MVG拥有经验丰富的科研团队，能全面考虑到天线设计开发中的各个方面。
可靠物联网、5G、车联网未至武汉中证通合肥分公司看MVG天线测试技术先行...
7月4日，百度创始人兼董事长李彦宏在Baidu Crea-te2018百度AI开发者大会上正式发布百度自研的中国第一款云端全功能AI芯片“昆仑”，其中包含训练芯片昆仑818-300，推理芯片昆仑818-100。
“市场上现有的解决方案和技术不能够满足其对AI算力的要求是百度决定自己研发芯片的原因，”据李彦宏介绍，“昆仑芯片的计算能力跟原来用FPGA做的芯片相比，计算能力有30倍左右的提升...
可以像软件一样通过编程来修改。作为专用集成电路（ASIC）领域中的一种半定制电路，FPGA既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以毫不夸张的讲，FPGA能完成任何数字器件的功能，上至高性能CPU，下至简单的74电路，都可以用FPGA来实现。FPGA如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先...
快速傅立叶变换（FFT）的FPGA实现
手把手教你学AVR单片机C程序设计(完整版)
信号完整性和印制电路版
一周精彩回顾：-7.8...
识别形状识别...每种应用都有若干特殊的条件,比如运动识别云台运动需要图像拼接树木的摇摆光线的变化都会对效果有影响,图像处理如果目标单一且条件明确在低端的mcu或fpga上做针对性的优化才有应用的可能,如果要作成万能型只能高端平台才转的起来.usb3.0接口就足以拖死大部分mcu了.
针对性的设计才是嵌入式的核心所在.
[quote][size=2][url=forum.php?mod...
FPGA设计视频
FPGA逻辑设计的良好方法-引入ASIC的设计方法
ASIC领域的一些可借鉴的方法
1.静态时序分析替代大部分后仿真
2.设计有利于IP复用的模块
3.增量编译，逻辑锁定
4.soc软硬件联合设计
FPGA设计误区、FPGA设计流程，以设计一个视频解码为例
FPGA设计的常用技巧...
潘文明至简设计法系列教程FPGA定位问题实例分析...
基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。...
这里小梅哥将我们精心录制和编辑的FPGA学习系列教程——《小梅哥FPGA设计思想与验证方法视频教程》分享给大家。教程充分考虑0基础朋友的实际情况，手把手带领学习者分析思路、编写代码、仿真验证、板级调试。教语法，学仿真，一步一步，直到最后设计若干较为综合的逻辑系统。
教程以我们自主开发...
该课程是FPGA在嵌入式系统领域的应用，以XILINX的MICROBLAZE 32位软核处理器为载体，介绍嵌入式系统中软件和硬件协同设计和协同调试的方法，诠释All Programmable在嵌入式系统设计中的重要意义。...
明德扬至简设计法视频-FPGA...
MAX 10早在定义之初就被封为“下一代非易失FPGA”。Altera把大量的外围器件（包括振荡器、时钟、模数转换器、温度传感器等）集成到MAX 10中，而过去系统的核心32位处理器也可以用Altera的软核处理器Nios II来替代，这能够让电路板面积减小50%。
MAX 10的嵌入式处理功能也帮...
华清远见培训视频，红色飓风FPGA普及行动...
你可能感兴趣的标签
热门资源推荐->【亚军：Vivado入门与提高】
高老师您好，请教几个问题：
1. 在利用FPGA实现算法逻辑时，把能用一个always块实现的逻辑分成几个always块实现，逻辑功能和时序上没什么区别，这种做法是好还是坏，在HDL程序中always块是越多越好还是视情况而定？如下列简单例子：
原always块：
always@(posedge clk)
if ( rst )
a&=8'd0;
b&=8'd0;
分块always:
always@(posedge clk)
a&=8'd0;
always@(posedge clk)
b&=8'd0;
2. 在FPGA设计中，如果一个信号扇出过大，其中一种优化方法是寄存器复制，除了采用综合器选项实现优化，如何通过手动改
写代码实现优化？后使用快捷导航没有帐号？
请完成以下验证码
查看: 49883|回复: 9
转一篇很好的AD转换设计中的基本问题整理
在线时间559 小时
威望2549分
芯币8089枚
E金币3412枚
TA的帖子TA的资源
五彩晶圆（初级）, 积分 2549, 距离下一级还需 951 积分
五彩晶圆（初级）, 积分 2549, 距离下一级还需 951 积分
本帖最后由 lonerzf 于
07:16 编辑
小弟看到一片关于AD转换设计中的基本问题整理博文，特地转载过来和大家共分享。
了解数据转换器错误及参数
1.如何选择高速模数转换之前的信号调理器件；如何解决多路模数转换的同步问题？
ADC之前的信号调理，最根本的原则就是信号调理引起的噪声和误差要在ADC的1个LSB之内。根据这个目的，可以需要选择指标合适的运放。至于多路ADC同步的问题，一般在高速ADC的数据手册中都会有一章来介绍多片同步问题，你可以看一下里面的介绍。
2.在挑选ADC时如何确定内部噪声这个参数?
一般ADC都有信噪比SNR或者信纳比SINAD这个参数，SINAD=6.02*有效位数+1.76,您可以根据这个公式来确定您选择的ADC能否符合您的要求.
3.如何对流水线结构ADC进行校准？需要校准哪些参数？
一般来讲，ADC的offset和gain error会比较容易校准。只要外接0V和full scale进行采样，然后得到校准系数。另外，如果需要作温度补偿的话，一般需要加一个温度传感器，然后利用查表的方式来补偿。
4.对ADC和DAC周围的布线有哪些建议？
ADC和DAC属于模拟数字混合型器件，在布局布线时最重要的是要注意地分割，即模拟地和数字地的处理问题。对于高采样率的器件，建议使用一块地。而低采样率的器件，建议模拟数字地分开，最后在芯片下方连接在一起。
其他的布局布线规范与其他器件的是一样的。
对于具体的器件，一般会有评估板的Layout图可供参考。
5.模数转换器的精度与噪声系数之间有什么必然的联系吗？
低速模数转换器的精度用峰峰值分辨率，有效值分辨率来表示。在ADI一些Sigma-delta ADC的芯片资料里都会列出不同情况下的有效值分辨率指标。高速模数转换器的精度可用SNR，SNOB来表示，这些指标也可在资料中找到。
但一般ADC的指标中不会有噪声系数（NF）的指标。
6.如果采用了外部模拟切换开关，那么这个开关总是存在一些电阻的，必然引起一些误差，那么我想问一下有没有什么办法能减少这些误差，分别描述一下用硬件的方法与用软件的方法。
你可以选择电阻很小的开关比如ADG14**系列。如果是开关是做通道切换的，在后级加一个运放跟随就可以了。如果是做量程切换，只能选择电阻很小的开关，同时注意开关的平坦度和温度漂移参数，如果系统精度要求很高，那就只能做软件校正或者选择可编程放大器如AD等。
7.将AD7710的输入端与自身的地短接后，再读取数据时，其AD转换值跳动比较大，通过说明当中的几种校准方式，都没有解决？频率已经在25Hz上了。不知如何解决？
请确认电源和基准的稳定性，在频率为25Hz，增益为1的条件下，看数据手测上Table II可知其有效值分辨率为21.5bit,那么其实际的峰峰值分辨率为21.5-2.7=18.8bit，也就是说如果有5bit码在跳就是正常的。
8.请问ADC的输入和传感器相连，如何将传感器输出信号本身的干扰排除?
如果传感器输出是共模干扰，需要加仪表运放如AD8221/0等滤除。如果是差模干扰，加滤波器就可以滤除。
9.我要设计一个16路的数据采集系统，每路的采样率为100K，16BIT，请问一下，我要采用什么样的AD芯片，另外，AD转换器的输入通道比较少，要选择什么样的外部多路模拟切换开关？另，对模拟切换开关的选择有什么要求，要关注哪些参数。
我们没有16bit和16通道的ADC，您可以选择用两片AD7689，16bit 8通道。或者选择16：1的ADG1206.要注意导通电阻，注入电荷，导通时间等。
10.一个12位的高速模数转换器能不能降低以及如何降低到8位来使用，因我们的系统精度只需要8位，高了反而有害。
你在读取数据的时候，只需要读8bit即可。
11.有一些ADC集成有抗混叠滤波器，请问有什么好处？
一般抗混叠滤波器指的是ADC前端的滤波器，而sigma-delta ADC内部会集成一些陷波器，来实现工频50Hz和60Hz陷波，总的好处就是ADC有更好的抗噪声性能。
12.请问怎样才能降低相邻通道相互间的干扰？
在布局布线时可以考虑在相邻通道间加地屏蔽。
13.想设计高精度校准仪表，如直流电压输出（毫伏级），能不能推荐几款芯片？请问怎样消除伴随的量化噪声？如何保证ADC的精度,AD转换的满量程即是电源电压,对于单电源供电,零点的确定和量程都与电源电压有关,如果电源电压波动势必导致转换的误差,电路中如何解决,特别对小信号的采集.请问什么是DAC的输出静态误差？怎样提高数模转换器中电阻或者电流源单元的匹配程度?在给ADC供电时，数字地与模拟地之间是否需要串接小电感？
1）ADI的运放，仪放产品种类很多，最好把详细的指标要求列出来，这样比较容易找。
2）ADC的量化噪声是固有的，没办法消除。
3）ADC的电源对测量精度有直接的影响。所以要选择高精度低噪声的电源信号，且在布线的时候也要注意避免干扰。
4）一般手册里会分别给出zero error，gain error等等，不知道具体问的是哪一个，或者可以举一个具体型号的例子。
5）这应该是DAC内部结构的问题，一般来讲，我们不关心内部电阻或电流源的绝对值，只关心它们之间的比例，现在的工艺可以很好地保证这个。
6）一般来讲，用0欧姆电阻连接就可以了。
14.ADC的内部增益越大,其产生的噪声也越大,专家能说说两者之间的原理是什么?
ADC内部的PGA增益越大，本身PGA的噪声会增加，另外ADC输入噪声被放大的越多。所以ADC内部增益越大，分辨率越小。
15.电源纹波对转换精度的影响？
如果ADC有PSRR这个指标，可以使用这个指标去算电源纹波对ADC的影响。如果没有，一般基准源都有这个指标，你可以使用基准源的PSRR去算对ADC采样的影响。
16.数据转换器在布线长度、通信串扰和匹配电阻等方面是如何设计的？
高速ADC会考虑这些问题。尤其对于LVDS接口的ADC，尽量保证一对信号的布线等长等距，放置端接电阻。这方面的布局布线最好是参考评估板来做。
17.ADI产品高速数模转换最大速度能达到多少？采样频率大了是不是稳定性会下降？
我们的DAC的最大速度能达到2.5GHZ,它是AD9739电流输出型的，这不会影响到稳定性。
18.ADC的标称的位数很高,但是实际中末尾的几位会被内部噪声而淹没,我在挑选ADC时如何确定内部噪声这个参数?
对于高精度的ADC，一般来讲都会给出一个有效分辨率的参数，也就是器件可以达到不跳码的位数。另外在设计中还有考虑电源，参考电压的噪声，以及ADC前端调理电路引入的噪声。需要把这些噪声控制在ADC的1个LSB之内。
19.评估ADC的时候，因为评估SNR，比较困难，所以我一般会考虑评估在接地时候的跳码程度来比较两种同类ADC的差异，这种评估方法科学吗？有没有更科学的方法？有没有具体的文档？
实际上对于高速ADC来说，应该是加一个高精度的基准信号，而后用ADC采样，再做FFT分析来评估SNR。而对于高精度的ADC来说才是您用的办法，可以参考我们的应用笔记AN-835。
20.如何理解压摆率这个指标？为什么要对电压变化率做限制？
举个简单的例子，如果压摆率不够，那么就是实际的输出跟不上输入信号的变化，这样对信号的处理就会有失真。
21.开关电源的纹波对12位以上的ADC的影响有多大？是否需要为ADC部分单独处理电源纹波？
高精度的ADC，比如16位及以上的ADC，不建议使用开关电源来供电。
22.请问使用高功效开关稳压器替换传统的LDO稳压器电源对高速模数转换器有没有负面影响？对产品寿命有何影响？
在高速ADC场合，一般对电源的纹波和噪声有较高的要求。开关电源效率比较高，但是有较大的纹波和噪声，会对系统的精度有影响。而高速场合对SNR，SFDR要求比较高，所以选择LDO会比较好。
23.关于运算放大器的阻抗匹配在设计中，需要如何注意？
只有在高速的情况下才需要考虑阻抗匹配，我们在网站上有一个软件可以直接帮助您计算阻抗匹配的，请看如下链接：
24.电源精度会导致ADC的精度提不上去吗？
有可能。具体要看你ADC的位数和PSRR这个参数。如果位数很低如10bit，你用再低噪声的电源也只能是10bit精度。但是16bit系统，你如果使用噪声很大的电源，会使得系统精度不能达到16bit。
25.AD前抗射频干扰滤波器一般应当达到什么样的性能指标呢,比如截至频率,滚降 ？
这取决于您的实际应用，当然理想情况下是截至频率等于有效的输入信号，而滚降特性是无限陡峭，但实际上没有这样的滤波器，且越接近理想情况，成本会越高，要折衷考虑。
26.如何抑制输入&毛刺&？
加滤波器抑制，或者是对采样结果做数字滤波。
27.有什么好的建议,使用软件来提高ADC的精度与位数?
请注意参考和电源的质量，同时还需要注意layout来防止噪声引入。
28.请问对于ECG信号的AD转换需要有多大的分辨率？可以推荐几款型号吗？
取决于ECG的信号链。如果信号链中为AC隔离，这样信号可以被放大很大，比如放大1000倍，这样ADC的选取12位~16位。如果信号链为DC隔离，这样信号不能被放大很多，一般增益为10，这样ADC的位数就得选的大些，18位~24位。
ECG产品会有相应的标准，即ECG产品最小能分辨多小的信号，ADC的选取与此也有关。
29.我设计的一个基于FPGA的DDS系统中使用的芯片是AD9777，请问在电流足够的情况下，系统电源设计中是否可以将DA芯片与FPGA芯片共用3.3V数字电源，以达到简化电源设计的目的？
30.随着数字视频信号应用的越来越普及，数模转换器在视频方面会不会无用武之地，乃至被淘汰？
数模转换器是不会被淘汰的，因为最终都是要将数字信号转会人们能所识别的模拟信号。
31.恶劣环境下(高温下)，ADC的供电电源怎么设计？一般DC-DC很难达到+85摄氏度，ADI是否有相关的参考设计？
选择合适的器件，DC-DC能工作在85度，关键是你选择合适的器件和合适的设计，使得系统的温升在其标定的范围，如加风扇或者散热片，多个器件并联提高电源效率等。
32.我在使用ADuC841的A/D时，采集的数据偶尔会时零，为什么？如何解决？
这种情况要用示波器监测输入信号，看输入端是否真的发生跳变了，如果没有请仔细检查ADUC841的数据读取程序。
33.请问把一个直流信号加到转换器输入端时，怎样确定输出端应该出现的数码数目？
一般来讲，根据计算公式，Vin/Vref=code/2^N. N为ADC的位数，Vin为输入电压，Vref为参考电压。如果是有负电压，需要考虑输出码字的类型，比如二进制补码等等。绝大多数ADC的数据手册中都会给出一个图来说明这个问题。
34.AD7710使用时，噪音过高。如何使用说明书当中的校准？在布线过程当中如何做比较合适？
建议参考芯片的评估板来做Layout设计。
35.请问怎样尽量减小系统噪音对ＡＤＣ的影响？
尽量减少输入噪音（可以差分输入的ADC），减小电源噪音。设计合适的滤波器等。&&
36.如何确定温度对基准的影响以及多最终转换精度的影响 ？
基准芯片资料中会有相关温度对基准影响的温度系数指标，一般为几个ppm/°C。
一般ADC芯片资料没有参考电压随温度变化对ADC性能影响的测试参数。
37.如何实现对高速ADC的THD测试？
实际中是加一个高精度的基准源，而后用ADC采样，再做FFT分析，具体请见AN-835上面的介绍。
38.有什么办法可以减少开关电源的噪声对ADC的影响？
加入LC滤波，合理的layout如模拟地数字地分开。如果还不行，只能加低噪声的LDO。
39.如果ADC的传递函数线形度比较差，如何进行校准，有没有通过验证比较科学的方法？是否可以举例说明？
一般情况下都是做线性校正的，如果校正后还不能满足要求，那建议采用分段校正的方法。
40.相对于单端，差分有很多优势，但是还是有很多单端的ADC，差分模式有什么弱点吗？
和单端的输入相比，外围的电路相对复杂一些。
41.请问在高速数据采集系统设计中，我们怎样来确定采样率和存储器带宽？
采样率由待处理信号的频率决定。存储器带宽由采样率和处理器能力来决定。
42.请问AD前抗射频干扰滤波器一般应当达到什么样的性能指标 ？
这取决于您的应用，理想情况下就是只让有效带宽内的信号通过，但滤波器设计很难达到理想情况，所以要折衷考虑。
43.如果对视频信号进行数模/模数转换该如何选择转换器，它的关键性规格是哪几个方面呢 ？
主要是要看您所需要转换的视频信号格式，需不需要做色彩空间转换。是普通的并口接口还是HDMI的接口。
44.ADC的输出延时主要受什么因素的影响?
这是由ADC的内部参数决定的，具体要看不同型号的数据手册。
45.请问如何减小截断误差和增益误差?
对一个特定的ADC来说，它的Offset误差和Gain误差基本是一定的。但是Offset误差和Gain误差是可以通过软件校正消除的。
46.采集的数据中总是有错误的代码，有何种方法能够消除此错误代码？
要先确定错误代码是ＡＤＣ输出错误还是ＭＣＵ读取错误。如果是前者，那得看系统的设计是否合理，布局布线是否合理。
47.开关电源的地是否需要和ADC的模拟地分开吗 ？
ADC的模拟地通过一点接入开关电源输出滤波电容的地会减小电源纹波对ADC的影响。
48.PSRR指标指什么？
指的是电源电压抑制比。
49.最近我鉴定一只双电源ADC。 我将待测转换器的输入端接地， 并 且在LED 指示灯上观察其输出的数码。 令我非常惊奇的是为什么我所观察到的输出数码范围不是我所期望的一个数码?
导致这个问题的原因有很多种：输入信号源的范围，参考电压源的值，噪音的影响等等。
50.ADC的量化噪声为什么没办法消除？
因为采样不是理想，而是无限逼近的概念。
51.实际应用中INL、DNL那个指标对用户更有意义？
这两个指标都比较重要。
52.模拟地与数字地最后的连接方式应该是怎么样的？
尽量将模拟地和数字地分开，为了避免相互的干扰。但是在高速的ADC应用中，数字和模拟要求共地。
53.我现在需要安装节省空间的数据转换器,认为串行式转换器比较适合。为了选择和使用这种转换器,请问我需要了解些什么?
串行接口的ADC一般转换速度比较低，在10M以下，但是封装，读取会比较方便。你可以先看看你需要的位数，以低于10M的速度能不能满足你的要求。另外关键是MCU和ADC的接口，是使用模拟的SPI还是MCU的标准SPI接口。
54.对ad的时钟信号有什么要求？需不需要做一些温度、抖动方面的补偿？
不需要做补偿。ADC中内部已经做了相关的补偿。
55.对于单板结构，板子上有多个比如9片ADC的话，本讲座是建议ADC跨接模拟地和数字地？是否意味着要多点接地？
ADC需要接在系统的模拟部分。
56.什么时候用FPBW，什么时候用小信号BW，数据手册并没有把所有情况告诉我们。
FPBW与芯片的Slew Rate有关，当要把信号放大时，如果Slew Rate跟不上，输出信号就会失真。FPBW = SlewRate/2piVp，Vp为输出信号的电压。
57.请教专家，在采用R、C隔离时，若R较大会影响后面的ADC，若C较大会影响相位，具体设计时应该如何选择呢？
可以考虑在RC滤波后加一级运放做buffer.
58.数据转换器中最常见的错误主要有哪些？如何避免
ADC转换会受到Noise的影响，如果ADC转换的结果与理论值大概相等，那么可以通过在同一个输入电压上读多次转换结果，将转换结果平均来得到更为准确的值。
59.我们要的带宽为100hz,结果用的是带宽为1khz的放大器，如何有效解决抗干扰问题？
一般来讲，ADC前端需要加一个滤波，滤掉把有用带宽以外的噪声。
60.影响ADC的重要参数有哪些?如何在pcb设计中避免？
考虑ADC前端的抗混叠滤波器的设计，阻抗匹配，输入输出的阻抗。
61.在高速模数转换时，是不是不能以芯片内部的参考电压为准，都需要外部参考，有没有可能芯片内部参考电压也达到一般外部参考那么稳定？
使用内部参考电压，由于参考电压在ADC转换时会sink/source电流，这会影响ADC的电源电压，进而影响ADC的SNR。一般系统精度要求很高的场合常使用外部参考。
62.目前ADI公司的ADC芯片中,分辨率高于14bit,最高速率能达到多少?双通道,分辨率高于14bit,最高速率能达到多少?
14bit的ADC最高为150MSPS。可以到一下网址来搜索。
63.传递函数不连续（DNL不连续）会导致什么问题？如果应用中遇到这个问题，我应该如何处理？使用软件补偿吗？如果不连续，为什么芯片不能从硬件角度去做补偿？
DNL不连续会导致丢码，这个问题没有办法在外部做补偿，这是ADC本身的特性。ADI的ADC都是保证没有丢码的问题存在的。
64.开关电源对数据转换出错的影响有多大？开关电源的频率建议多高最为合理？
你可以加LDO或者LC滤波器减小电源纹波和噪声。一般ADC的PSRR会比较高，位数低的ADC如10bit对电源要求不高，但高位数的ADC如16bit对开关电源要求比较高。开关电源频率选择和功率，效率有关。普通的开关频率一般选择为100KHz-300KHz。
65.从信噪比角度来看，要实现多路AD，是采用单个多路AD的芯片实现？还是用多个个单路的AD实现好？
采用多个ADC芯片效果会更好。因为单芯片多通道的芯片，通道之间会有干扰。
66.怎样判断转换错误是干扰信号引起的还是转换本身引起的？
对于高频的要用高精度的基准源，高精度的可以将输入端短路来测试ADC本身上的噪声特性。
67.为了降低高频干扰，开关稳压器后面使用LDO是否有好处？
会有好处。你可以选择低噪声的LDO。
68.那种类型的A/D在进行布线的时候，要特别的注意电磁干扰的抑制？有什么好的建议?
一般来讲ADC不需要考虑这个，而是在电源端考虑电磁干扰抑制。如果用到高速的数字器件或者时钟的话，可以考虑加一个屏蔽罩。
69.陷波器和抗混叠滤波器有什么不同?
陷波器就是将某一频率下的干扰做足够的衰减，可以理解为带阻滤波器，而抗混叠滤波器可以理解为低通滤波器。
70.噪声混叠是否会导致ADC的SNR下降？
混叠是由于采样率&2倍的信号频率是产生的，这是会使得滤波器的设计变得困难，从而噪声的滤除变得困难，SNR也会受到影响。
71.由LDO向ADC供电改为使用开关电源向ADC供电时,对EMC性能的影响?
这要看你开关电源的EMC处理情况，如果开关电源EMC/I处理不好，系统就有EMI/C问题。由LDO向ADC供电改为使用开关电源向ADC供电可能会影响ADC的精度。
72.如果测量的是很低频率的模拟信号（小于10Hz），直接单端测量和将信号转换成差分信号后驱动ADC相比，哪种方式测量精度会更高？
你可以直接单端测量就可以。
73.脉冲模式的A/D时序控制复杂吗？是A/D内部实现的吗？
对于用户端来说，都是用CPU控制ADC的通信接口，这并不复杂。
74.为了消除噪声干扰，如何才能尽量减少AC环路 ？
布局布线的时候要尽量考虑信号线的回流路径，使得回路面积尽量小。
75.现在想做一个项目用到16位的高速ADC，但是前端模拟信号本身的噪声比较大，会浪费掉3~4位的精度，为此你们觉得选择16位的ADC有必要吗？
如果输入信号本身的噪声只要12位，而且无法通过处理来降低噪声，那么就不要使用16bit的ADC。
76.一般ADC封装上都有很多模拟电源引脚，比如AD7656就有8个AVcc，在设计PCB时，如何把他们连接到电源上？
最好是有一层电源平面，就近将AVCC接到电源上，注意电容的分布。新设计建议使用AD7656-1，与AD7656相比，-1电源引脚上需要的电容较少。
77.专家是否能推荐几款低温漂的Rail-to-Rail的高精度运算放大器呢？
AD8628、AD8638
78.现在的系统中很多都是单一的开关电源供电，那么对于系统中ADC、DAC的数字电源、模拟电源、数字地、模拟地，要如何处理？
数字电源可以通过一个磁珠后从模拟电源引出。如果允许，尽量使用分离的电源芯片为模拟和数字电源供电。
79.有些ADC会在时钟输入端加入高频抖动源，这样做能够提升adc的有效位数么？
可以用单电源供电，但要注意AD620的Reference需要接到0.5的电源电压处。
80.请问采样时如何才能避免信号的丢失？
只能通过提高采样率或滤波。
81.如何区分干扰是从前端进去的？还是从电源进去的？
对于高精度的应用，可以把输入端短路来测输出，如果干扰依然不变，就应该是电源和参考等引起的。
82.高速ADC和低速ADC在干扰的处理上有什么不同吗？
相同的是加入去藕电容来消除干扰。layout可能有些不同，高速ADC一般采样地平面，就近接地，低速一般是数字地模拟地分开，单地接地。
这孩子，成熟的象征，理智的典范。
在线时间9841 小时
威望185649分
芯币17875枚
TA的帖子TA的资源
哇 很详细呀
2017，加油！继续为中国电子行业做出小小的贡献吧！
在线时间8 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
在线时间19 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 38, 距离下一级还需 162 积分
一粒金砂（中级）, 积分 38, 距离下一级还需 162 积分
MARK一下，先出去，回来看看。
我要好好学电子。更要学好电子！
在线时间18 小时
TA的帖子TA的资源
纯净的硅（中级）, 积分 981, 距离下一级还需 219 积分
纯净的硅（中级）, 积分 981, 距离下一级还需 219 积分
学习了，谢谢。
在线时间148 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 81, 距离下一级还需 119 积分
一粒金砂（中级）, 积分 81, 距离下一级还需 119 积分
在线时间212 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 22, 距离下一级还需 178 积分
一粒金砂（中级）, 积分 22, 距离下一级还需 178 积分
不赖，看起来像是ADI的Q&A。
在线时间700 小时
威望3771分
芯币3820枚
TA的帖子TA的资源
五彩晶圆（中级）, 积分 3771, 距离下一级还需 2229 积分
五彩晶圆（中级）, 积分 3771, 距离下一级还需 2229 积分
第6条：“做量程切换时，只能选用电阻很小的模拟开关”，不完全正确。
可以通过合适的电路拓扑结构，将模拟开关置于没有电流（或电流极小）的回路中，届时模拟开关的导通电阻将不构成影响。
在线时间700 小时
威望3771分
芯币3820枚
TA的帖子TA的资源
五彩晶圆（中级）, 积分 3771, 距离下一级还需 2229 积分
五彩晶圆（中级）, 积分 3771, 距离下一级还需 2229 积分
第10条，一个12位的高速模数转换器降低到8位来使用，在读取数据的时候，只需要读8bit即可。
回答不够严密，容易引起误解。
应该是读取该ADC的高8位。如果用低8位，会造成输入动态范围极低的后果。
在线时间4 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
EEWORLD 官方微信
Powered by}