颠覆传统的小脚丫FPGA资料分享，电路城首发
小脚丫身世：可编程逻辑的设计方法从根本上改变了现代数字电路的设计，不管是从最简单的与非门还是到最复杂的SoC。通过一句句硬件描述语言可编程逻辑器件FPGA帮我们实现了各种数字电路，这一切显得十分神奇又十分神秘。目前市场上有各种各样的FPGA开发板，它们不是功能太复杂，使用门槛太高就是核心芯片老旧，几乎要被淘汰。Step团队经过精心挑选，打造了小脚丫一代FPGA开发板，为大家提供一个非常酷，实用，且入门简单的学习开发平台。小脚丫特点：
食指大小，目前最小的FPGA开发板DIP40封装，大小只有52mm*18mm，即插即用，免除了设计中复杂的布线和制版，大幅降低成本。
USB供电，自带板载编程器，无需额外配置FPGA下载线，精心挑选性价比最高最适合多数电子应用的FPGA芯片LCMXO2-1200内嵌Flash模块，综合FPGA 和CPLD的优点，上电瞬时启动无需从外部重新配置FPGA。
0.5mm pitch的BGA封装省时，省心，省力，省钱，免去重新设计4层以上的板卡即可享受FPGA小巧的BGA封装产品。
免费的设计工具 ，上手容易 ，无需再到处寻找最新破解软件，实用，入门简单既可作学习数字逻辑的FPGA开发板，也可作核心功能模块适合各种DIY和原型设计小脚Y产品参数资料分享：
软件安装包：LCMXO2-1200HC-4MG132C芯片数据手册_boardSetp_FPGA_Pin
电路相关文件(请在PC端查看下载)
电路城电路折扣劵获取途径：
电路城7~10折折扣劵（全场通用）：对本电路进行评分获取；
电路城6折折扣劵（限购≤100元电路）：申请成为卖家，上传电路，审核成功后获取。
版权声明：电路城所有电路均源于网友上传或网上搜集，供学习和研究使用，其版权归原作者所有，对可以提供充分证据的侵权信息，本站将在确认后24小时内删除。对本电路进行投诉建议，点击反馈给电路城。
使用说明：直接使用附件资料或需要对资料PCB板进行打样的买家，请先核对资料的完整性，如果出现问题，电路城不承担任何经济损失！
大家都在看：
电路城是集电路图、库、代码交易于一体的电路交易平台，11.8~11.14至电路城购特价电路，真低价，不用等！特惠时间：日& 日请点击以下电路标题，进入查看电路详情以及购买一元购(毕业设计)基于51单片机车流量检测电路（原理图+PCB+程序+论文)
特价（￥1） 原价（￥10）AD元器件库文件和封装库文件 自己积累+公司积累
特价（￥1）
原价（￥5）基于STM32F4的解魔方机器人-stm32大赛二等奖（有视频）
特价（￥1）
原价（￥20）WiFi视频小车制作（原理图，上位机、下位机代码） 特价（￥1）
原价（￥10）（毕业设计）单片机钞票识别系统设计
特价（￥1） 原价（￥20）小米3维修电路图，底板点位图
特价（￥1） 原价（￥3）STM32F103C8T6最小系统，自带ST_link下载器（原理图、PCB、驱动等，有实物）
￥1【校赛二等奖】 STM32单片机EMWIN界面测温型集成恒流源的温度巡检仪
￥1更多优惠项目电路(毕业设计)指纹语音密码锁设计（原理图+PCB+源程序等）
特价（￥5）原价（￥30）基于机智云与stc89c52单片机的物联网LED测试
特价（￥10） 原价（￥20）RTL8211E芯片接口网卡原理图+PCB源文件
特价（￥5）原价（￥15）全志A10开发板原理图+PCB源文件 特价（￥10）原价（￥20）智能家居监控管理系统(参赛获奖作品) 特价（￥99） 原价（￥199）
来自：时间：
1、设计要求基于小脚丫FPGA开发板设计带数码管显示倒计时的交通灯系统，要求：
1)一个道路绿灯持续时间25S，红灯持续时间10S，黄灯持续时间3S；
2)另一道路绿灯持续时间10S，红灯持续时间25S，黄灯持续时间3S；
3)第一位数码管和第二位数码管显示倒计时；2、硬件连接FPGA的系统时钟来自于小脚丫FPGA开发板配置的25MHz时钟晶振，连接FPGA的C1引脚。本设计除了时钟和复位键以外没有其他的输入，故只用到一个按键K6硬件设计如图1所示，按键连接到FPGA的B1引脚。图1、复位键硬件设计设计中需要两个RGB的led进行交通灯显示的呈现，每一个RGB的LED都有三个引脚需要跟小脚丫连接在一起。两个LED跟小脚丫FPGA开发板之间的连接关系如图2所示，对应的管脚如下。图2、RGB_LED硬件连接设计中需要使用数码管进行倒计时的显示，小脚丫通过74HC595来控驱动和控制数码管。74HC595跟小脚丫FPGA开发板之间的连接关系如图3所示，对应的管脚如下。图3、数码管驱动74HC595硬件连接3、工作原理和状态转换
1)使用计数器做分频处理，得到周期为1秒的脉冲信号clk_1h；
2)使用一个6bit的BCD码表示倒计时时间的值，其中高2bit表示值的十位，低4bit表示值的个位；
3)用以下四个状态分别表示交通灯不同的显示；
S0: 大路绿灯亮，小路红灯亮，持续25S；
大路黄灯（蓝灯）亮，小路红灯持续3S；
大路红灯亮，小路绿灯亮，持续10S；
大路红灯亮，效率黄灯（蓝灯）亮，持续3S；
得到状态转换图如下:图4、交通灯状态转换图4、代码设计为了实现所需要的功能，我们将整个设计在顶层划分为五个不同的模块，如图5所示。图5、交通灯程序框图4.1 clock_division模块Clock_division模块主要实现数字时钟的模式控制，程序代码截图如下：4.2 Curren_state模块这部分代码的作用是将次态赋值给当前态，这是三段式的标志性模块。该模块程序代码截图如下：4.3 Output&count模块这部分代码可以说是整个代码的核心部分，交通灯的显示在这部分完成。此外，这一部分还负责进行倒计时，这部分的代码将即使数字分为个位和十位进行分别倒计时。此举有利用后面对74HC595驱动数码管的代码进行调用。其序代码截图如下：4.4 CubeDisplay模块这部分代码用于74HC595的控制，以使得数码管能够按照计划进行倒计时显示。这部分代码截图如下：5、系统运行图6、系统运行视频地址：优酷视频（基于小脚丫FPGA的倒计时交通灯）：/v_show/id_XMTU0NDI4NjQ1Mg==.html6、资源报告
时钟计数分频
三段式程序段的编写
串行/并行转换
74HC595控制9、相关文件
Traffic_Light
交通灯状态转换和灯显示，以及顶层模块功能
倒计时显示模块
来自：时间：
1、设计要求基于小脚丫FPGA开发板和四位数码管实现数字时钟的设计，要求：1)采用FPGA+按键+四位数码管实现数字时钟功能；2)时间显示格式：XX:XX:XX (时：分：秒)，采用24小时制；3)四位数码管显示时分秒，可以通过按键控制选择显示时分界面还是分秒界面。4)通过按键设定初始时间。5)设置在整点12点时，通过蜂鸣器响示意整点报时。蜂鸣器响维持大概5S；2、硬件连接FPGA的系统时钟来自于小脚丫FPGA开发板配置的24MHz时钟晶振，连接FPGA的C1引脚。本设计用到五个个按键K1~K5，硬件设计如图1所示，五个按键分别连接到FPGA的B8、C8、A10、A11和A12引脚。图1. 按键硬件设计本设计用到一个蜂鸣器来示意整点报时，硬件设计如图1所示，蜂鸣器连接到FPGA的B2引脚。图2. 蜂鸣器硬件设计本设计用到四位数码管来显示时间，四位数码管用两个74HC595驱动，硬件设计如图1所示，74HC595的串行时钟SCK、并行时钟RCK和串行数据DIN分别连接到FPGA的N2、M1和K1引脚上。图3. 数码管驱动74HC595硬件设计3、工作原理1)使用计数器做分频处理，得到周期为1秒的脉冲信号；2)使用三个8bit的BCD码表示时钟、分钟、秒钟的值，其中高4bit表示值的十位，低4bit表示值的个位；3)正常运行时，每来一个1S脉冲信号个位加1，个位满10清零同时十位加1，当秒钟满60清零同时分钟个位加1，依次进行...直到23:59:59的下一刻全部清零；4)按键K5，模式调节，设计共分4中模式（分秒显示、分秒调节、时分显示、时分调节），按动K5依次切换模式；5)按键K2，时间调节，当数字时钟在时针调节、分针调节或秒针调节模式时，按动K2调节对应时间位；6)在调时分和调分秒两个状态，可以通过K4和K2键分别左移右移要调整的位，要调整的位会通过对应位的闪烁来示意。通过K4和 K2左右移动选择好要调整的位以后，就可以通过K1和K3来增大或调小对应的位；4、代码设计为了实现所需要的功能，我们将整个设计划分不同的模块，如图4所示。图4. 数字时钟程序设计框架4.1
五位按键消抖模块图5. 五位按键消抖模块 ?输入：五位的按键电平信息输入 ?输出：五位消抖后的脉冲输出 ?功能：将按键按下一次的电平信号，经过消抖后变成一个维持一个时钟周期的脉冲信号； ?原理：图6. 按键抖动特性FPGA过20ms检测按键是否按下，存储检测到的值，并且按位取反与前一个20ms检测的值相与，得到一个值，如果为1，则判断按键按下，否则则无按下。图7.
FPGA按键的理解示意图4.2 电子表显示控制模块。图8. 电子表显示控制模块 ?输入：五位的按键脉冲 ?输出：十六位的BCD码输出，每四个代表一个十进制数； ?原理：四位的位闪烁控制信号。某一位为一代表这位对应的数码管的一位进行闪烁显示。（在调整状态下，会让当前调整的哪一位进行闪烁。正常显示状态下seg_flash_data全为零）； ?功能：主要就是一个状态机，通过检查输入的按键信息，进行显示状态切换，时间调整。四个状态分别为：显示分秒，调分秒，时分显示，调时分；当K5按键按下（key_pulse[4]）时依次跳转，如图9所示。图 9. 数字时钟状态控制设计4.3 数码管译码模块图10. 数码管译码模块 ?输入：四位的BCD码数据 ?输出：八位的七段数码数据 ?功能：一个case语句，将输入的四位BCD码转化为七段数码数据； ?原理：数码管分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(COM)的数码管，共阳极（COM）需接+5V才能使其工作。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(COM)的数码，共阴极（COM）需接GND才能使其工作。小脚丫拓展板上的数码管如下图所示:图11. 数码管内部电路共阴极数码管：位选为低电平（即0）选中数码管；各段选为高电平（即接+5V时）选中各数码段；由0到f的编码为:4.4 四位数码管显示控制模块。图12. 数码管显示控制模块 ?输入：四个八位的七段数码管数据和位闪烁控制信号seg_flash_data.
?输出：需要串行输出给74HC595的十六位数据； ?功能：模块就是循环的将四位七段数码数据，组合一个十六位的输出数据；4.5 74HC595驱动功能模块图13. 74HC595驱动功能模块 ?输入：十六位的位选段选数据。 1)duan_wei_data[13:0]分别对应: 2)[ X,X,H+,H-,DIG4,DIG3,DIG2,DIG1,DP,G,F,E,D,C,B,A] ; ?输出：SPI接口输出，串行输出十六位位选段选信号； ?功能：将输入的并行的十六位的位选段选数据通过SPI接口转化为串行输出； ?原理：详见Text8.数码管显示及74HC595芯片资料5、系统运行图14. 系统运行视频地址：/v_show/id_XMTM5MDE4OTE2MA==.html?from=s1.8-1-1.26、资源报告
7、知识点?时钟计数分频?按键消抖处理?功能建模?波形仿真?SPI时序实现?74HC575数码管驱动原理8、参考文档Lattice MachXO2数据手册9、相关文件
Watch_system
顶层模块，将所有功能模块接口连接起来
Clock_control_module
实现数字钟的计时，调整，整点报时功能
Key_jitter
实现按键消抖
Smg_encoder_module
实现BCD码到数码管段码的转换
Seg595_control_module
循环送出每位数码管段位数据
Seg595_function_module
实现SPI时序，十六位的段位数据串行移入74HC595
来自：时间：
基于stm32和小脚丫FPGA的任意波形发生器设计概述：
首先通过对直接数字频率合成技术的基本原理及理论基础进行研究，通过stm32控制FPGA来配置输出波形的参数，FPGA加高速DA转换器产生原始的波形，经过无源滤波器后控制增益与直流偏置，最后输出。后面针对stm32外设控制、stm32与FPGA的SPI通讯、FPGA波形输出与DAC配置、无源滤波设计、增益控制与直流偏置控制5个模块进行硬件设计与软件的实现。基于stm32和小脚丫FPGA的任意波形发生器技术参数：输出频率范围：1Hz-40MHz预设100Hz 1KHz 100KHz 1MHz 20MHz；相位控制：0
270 ；波形选择：正弦波、方波、锯齿波、三角波；方波占空比：10% 、20% 、 30% 、 40 % 、50 % 、60 % 、70 % 、80 % 、90% 可调；增益控制：-10dB-+18dB 8档可调；直流偏置：1v-2v 8档可调；调制：ASK、FSK、PSK；
来自：时间：
可编程逻辑类型
FPGA芯片厂商
2017 年 03 月 02日
吹泡泡的yu购买了：
Maidorns购买了：
zhmili购买了：
三哥&三叔购买了：
ziliao0903购买了：
ziliao0903购买了：
黑键。购买了：
TCWU购买了：
免费下载！
您想购买此电路吗？，上传电路，审核成功后获取电路城6折折扣劵。
6折折扣劵只能购买小于100元（含100元）的电路。16被浏览2633分享邀请回答126 条评论分享收藏感谢收起/item/PGA封装?fr=aladdin&ref=wise&ssid=0&from=1099b&uid=0&pu=usm%402%2Csz%1%2Cta%40iphone_1_9.3_3_601&bd_page_type=1&baiduid=ADC11235ADE307ED7DFAA&tj=Xv_1_0_10_title上面是百度百科上关于pga封装的介绍，如果采用碰焊法的pga的话其焊接工艺比bga还难，也就不存在你所说的更换简单的优势了。，以900脚的fpga为例的话如果采用插装型pga的话，引脚间距为2.56mm其尺寸至少为76.8x76.8mm；而采用1.0引脚间距的bga的话，其尺寸只有30.0x30.0mm；而采用移动设备中采用的0.4mm间距的bga话，其尺寸只有12x12mm；同时bga是表面安装封装，它引脚下面的内电层、底层是可以走线的，而pga是插装封装，它的引出线只能走引脚之间的间隙，所以一般pga的引脚只有几排而不是全整列的。1添加评论分享收藏感谢收起查看更多回答关于BGA封装走线的问题！ - PCB设计 -
电子工程世界-论坛
后使用快捷导航没有帐号？
请完成以下验证码
查看: 5521|回复: 12
关于BGA封装走线的问题！
在线时间48 小时
威望2882分
TA的帖子TA的资源
五彩晶圆（初级）, 积分 2882, 距离下一级还需 618 积分
五彩晶圆（初级）, 积分 2882, 距离下一级还需 618 积分
再好几个论坛发帖，没人鸟窝
首先说明一下问题
我用的是ad 08 在画一个BGA的板子，看到别人在管脚中间放置焊盘，我也试着做，但是放置好以后，无法布线，老是连不上线，也不知道是什么问题，搜了半天，也没结果，就问问大家，谢谢
在线时间1308 小时
威望42350分
芯币11417枚
TA的帖子TA的资源
裸片初长成（高级）, 积分 42350, 距离下一级还需 7650 积分
裸片初长成（高级）, 积分 42350, 距离下一级还需 7650 积分
估计是间距和线宽设置不对造成的....还有过孔不要太大....
在线时间70 小时
威望1817分
TA的帖子TA的资源
纯净的硅（高级）, 积分 1817, 距离下一级还需 183 积分
纯净的硅（高级）, 积分 1817, 距离下一级还需 183 积分
这是Altera关于BGA封装走线的官方文档
(574.36 KB, 下载次数: 284)
10:39 上传
点击文件名下载附件
在线时间70 小时
威望1817分
TA的帖子TA的资源
纯净的硅（高级）, 积分 1817, 距离下一级还需 183 积分
纯净的硅（高级）, 积分 1817, 距离下一级还需 183 积分
(1.12 MB, 下载次数: 797)
13:10 上传
点击文件名下载附件
在线时间48 小时
威望2882分
TA的帖子TA的资源
五彩晶圆（初级）, 积分 2882, 距离下一级还需 618 积分
五彩晶圆（初级）, 积分 2882, 距离下一级还需 618 积分
问题得到解决
在线时间63 小时
TA的帖子TA的资源
纯净的硅（中级）, 积分 891, 距离下一级还需 309 积分
纯净的硅（中级）, 积分 891, 距离下一级还需 309 积分
就这样看着你慢慢离去.......
在线时间2 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
谢谢分享啊，呵呵
在线时间3 小时
TA的帖子TA的资源
一粒金砂（中级）, 积分 140, 距离下一级还需 60 积分
一粒金砂（中级）, 积分 140, 距离下一级还需 60 积分
谢谢楼主的分享啦
在线时间34 小时
威望3330分
TA的帖子TA的资源
五彩晶圆（初级）, 积分 3330, 距离下一级还需 170 积分
五彩晶圆（初级）, 积分 3330, 距离下一级还需 170 积分
回复 沙发 西门 的帖子
是这样的！
欢迎大家加入我的博客
http://www.rjgc.net/uchome/space.php?uid=9317
在线时间1 小时
TA的帖子TA的资源
一粒金砂（高级）, 积分 200, 距离下一级还需 300 积分
一粒金砂（高级）, 积分 200, 距离下一级还需 300 积分
这个下载不了
在线时间1 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
非常谢谢啊
在线时间1 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
谢谢！！！！！！！！！
在线时间4 小时
TA的帖子TA的资源
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
一粒金砂（初级）, 积分 0, 距离下一级还需 5 积分
非常谢谢啊
EEWORLD 官方微信
EE福利 唾手可得
Powered by[实用新型]一种FPGA基本性能测试装置有效
申请/专利权人：
公开/公告号：CNU
发明/设计人：
公开/公告日：
主分类号：
搜索关键词：
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于陕西千山航空电子有限责任公司，未经陕西千山航空电子有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【】
【说明书】：
技术领域本实用新型属于电子技术类，涉及一种FPGA器件基本性能测试装置。背景技术可编程逻辑器件(FPGA)在现代电子产品设计中应用非常广泛，对于BGA封装的FPGA，由于器件封装小、引脚多。在器件购入存在一定的不合格率，器件使用前，无法对芯片的基本性能进行测试，BGA封装FPGA主要存在以下故障现象：1)电源引脚与地短路；2)上电时FPGA无法从PROM中加载程序；3)FPGA引脚存在开路、短路现象。BGA器件焊接到印制板上后，如果存在故障不能正常工作，需进行拆装，反复拆装BGA芯片会对印制板造成损害，后续质量无法控制。本实用新型针对XILINX公司Vertix-4系列FPGA，型号为XC4VLX60。设计一种BGA封装可编程逻辑器件测试装置，用于检测该芯片的基本性能，满足器件性能筛选要求，保证后续工序顺利开展。发明内容发明目的：提供了一种FPGA基本性能测试装置，检测内容包括芯片电源引脚对地是否短路，FPGA上电引导检测，芯片I/O引脚开路、短路检测。技术方案：一种FPGA芯片基本性能检测装置，包括过流保护电路1、电压转换电路2、BGA测试插座3，FPGA外围电路4、I/O测试电路5、指示灯电路6，所述的过流保护电路1与电压转换电路2相连，所述电压转换电路2输出为FPGA正常工作所需的电压，所述的BGA测试插座3提供被测芯片测试装置之间电气连接，FPGA外围电路4和I/O测试电路5连接到被测芯片，FPGA外围电路4包含PROM及FPGA引导电路，PROM存放测试程序，I/O测试电路5由激励信号驱动电路和串接电路组成，激励信号驱动电路为SNJ54HC244J驱动器；指示灯电路6包括看门狗电路和指示灯驱动电路，用于显示测试结果。电压转换电路2将输入+5V电源转换为FPGA正常工作所需电压。BGA插座3固定FPGA被测芯片，BGA测试插座使用螺钉固定在测试载板上，提供芯片到测试电路之间的电气连接。通过指示灯观察测试结果，快速对FPGA芯片进行测试。有益效果：本实用新型一种FPGA基本性能测试装置使用BGA测试插座，将被测芯片固定在BGA测试插座上进行基本性能测试，检测内容包括芯片电源引脚对地是否短路，FPGA上电引导检测，芯片I/O引脚开路、短路检测。采用过流保护电路保证被测器件存在短路现象时及时关断输入电源。电压转换电路将输入电源转换为FPGA正常工作所需电压。I/O测试电路依次对FPGA所有通用I/O引脚进行检测，判断是否存在开路、短路现象。PROM存放测试程序，通过指示灯观察测试结果，确定芯片是否存在缺陷，快速实现FPGA基本性能检测。附图说明图1为FPGA芯片基本性能测试装置示意图；图2为I/O测试电路原理示意图；图3为故障指示灯电路示意图。其中，1-过流保护电路，2-电压转换电路，3-BGA测试插座，4-FPGA外围电路，5-I/O测试电路，6-指示灯驱动电路，7-指示灯，201-FPGA测试BANK，202-IO测试驱动电路，301-看门狗电路，302-与非门驱动电路。具体实施方式下面结合附图本实用新型做进一步详细描述，请参阅图1至图3。请参阅图1，其是本实用新型FPGA芯片基本性能测试装置示意图，所述的FPGA芯片基本性能测试装置包括过流保护电路、电压转换电路、BGA测试插座、FPGA外围电路、I/O测试电路、指示灯驱动电路。电源输入经拨动开关连接到过流保护电路，所述的电压转换电路与过流保护电路相连，输出为FPGA正常工作所需的电压。所述的BGA测试插座用于固定被测芯片。所述的FPGA外围电路与BGA测试插座相连，包含PROM及FPGA引导电路，PROM存放测试程序。所述I/O测试电路与BGA测试插座相连，针对FPGA通用I/O特性，对每个FPGA引脚输出输入特性进行测试。所述的指示灯驱动电路与BGA测试插座相连，用于显示测试结果。FPGA芯片基本性能测试装置由+5V电源适配器通过USB接口为检测工装供电；电源输入经拨动开关到过流保护电路。所述过流保护电路，在被测芯片短路时关断电源输入，保护后续电路。超限电流设置为1A，响应时间为2us。保证被 测芯片电源与地内部短路时，过流保护芯片及时关断电源，避免损坏其它电路。所述电压转换电路将输入+5V电源转换为FPGA正常工作所需电压。使用开关电源芯片设计电源转换电路产生+3.3V、+2.5V、+1.8V、+1.2V电压。所述BGA测试插座使用螺钉固定在测试载板上，提供芯片到测试装置之间的电气连接。测试时，将被测FPGA芯片固定在BGA测试插座上。所述FPGA外围电路包括PROM电路及FPGA引导电路，PROM存放测试程序，FPGA引导电路保证测试装置上电时，FPGA从PROM中加载程序。所述I/O测试电路请参阅图2，由FPGA BANK1输出激励信号，经过SNJ54HC244J驱动器及串接电阻到BANK3-10被测引脚。测试程序中，将I/O端口引脚属性设置为INOUT模式。按照表1中步骤对引脚输入输出特性进行测试。表1IO输入输出测试表输入测试时，将被测引脚输出置为三态，通过BANK1引脚输出1/0，经过SNJ54HC244J驱动器，由被测引脚IN_BUF读取I/O端口值应为1/0。输出测试时，首先，通过BANK1引脚输出高电平，设置被测I/O引脚OUT_BUF输出高低电平，然后回读引脚状态，与输出电平一致说明引脚输出功能正确。然后，通过BANK1引脚输出低电平，按照上述方法在对I/O进行测试。如果测试结果符合表中规定值，说明I/O输入输出正常。否则认为故障。当I/O引脚开路时，将OUT_BUF输出为高阻态，从IN_BUF读取值为0。按照该方法依次测试所有bank的I/O引脚，由指示灯显示测试结果。所述的指示灯电路请参阅图3，包括看门狗电路和指示灯驱动电路，看门狗电路输入引脚WDI与被测芯片引脚FPGA IO相连，经与非门与绿色指示灯相连。看门狗复位输出引脚WDO与红色指示灯电路相连，经与非门与绿色指示灯相连。测试过程中FPGA IO输出方波信号，看门狗复位输出引脚WDO为高电平，红色指示灯灭，绿色指示灯亮。测试完成后，如果被测芯片存在故障，FPGA IO引脚输出高电平，看门狗复位输出引脚输出低电平，红色指示灯亮。绿色指示灯灭。测试过程为：将被测芯片固定在BGA测试插座上，用万用表测量芯片电源引脚与地之间阻抗。阻抗在允许范围内，按下电源控制开关，测试过程中绿色指示灯亮。当未插入测试芯片或测试芯片故障时红灯亮。
专利文献下载
1、专利原文基于中国国家知识产权局专利说明书；
2、支持发明专利 、实用新型专利、外观设计专利（升级中）；
3、专利数据每周两次同步更新，支持Adobe PDF格式；
4、内容包括专利技术的结构示意图、流程工艺图或技术构造图；
5、已全新升级为极速版,下载速度显著提升！欢迎使用！
该文献正飞奔而来，请耐心等候...20
友情链接：交换友情链接需要网站权重大于3，网站收录10W以上，如符合条件，请联系QQ：。
行业网站：相关推荐：
400-周一至周五 9:00-18:00
服务热线：400-投诉建议：022-
扫一扫，微信关注高智网
高智&让创新无法想象2000万件&专利数据BGA封装详细介绍,最新最全的BGA封装详细介绍资讯 - 电子工程世界网
BGA封装详细介绍
BGA封装详细介绍文章
你可能感兴趣的标签
热门资源推荐}