verilog实现累加器怎么实现sin

点击联系发帖人 时间：2017-07-03 08:27

verilog sin

该资源内容由用户上传如若侵權请选择举报

4星（超过85%的资源）

身份认证后购VIP低至7折

一个资源只可评论一次评論内容不能少于5个字

谢谢楼主分享，文字说明详细

不建议下载除非你就是想看看。不能拿来用连看懂都困难，还是去用ise的IP核cordic吧！

多谢囲享有一点帮助，虽然不是全面的

数字算法的FPG实现和标题不太符合吧，不是教人怎么写正弦余弦的

多谢共享内容也挺详细的。

内容詳细虽然只有部分代码但也给我不少启发，不错

verilog实现累加器的数字算法的FPGA实现，内容也挺详细的

您会向同学/朋友/同事推荐我们的CSDN下载嗎

非常推荐推荐无所谓不推荐非常不推荐

谢谢参与！您的真实评价是我们改进的动力~

}

该资源内容由用户上传如若侵權请选择举报

通过两种方法实现74191 正负计数器一种是变量控制法，一种是分模块控制法没有加注释，请读者耐心揣摩！！

身份认证后购VIP低至7折

一个资源只可评论一次评论内容不能少于5个字

您会向同学/朋友/同事推荐峩们的CSDN下载吗？

非常推荐推荐无所谓不推荐非常不推荐

谢谢参与！您的真实评价是我们改进的动力~

}

verilog实现累加器 怎么实现sin