(Positive )正片：简单地说就是在底片上看到什么就有什么。 

(Negative)负片：正好相反看到的就是没有的，看不到的就是有的

3）下面通过4层板的例子来说明如何优选各种层叠结构的排列组合方式。 

那么方案1和方案2应该如何进行选择呢一般情况下，设计人员都会选择方案1作为4层板的结构选择的原因并非方案2不可被采鼡，而是一般的PCB板都只在顶层放置元器件所以采用方案1较为妥当。但是当在顶层和底层都需要放置元器件而且内部电源层和地层之间嘚介质厚度较大，耦合不佳时就需要考虑哪一层布置的信号线较少。对于方案1而言底层的信号线较少，可以采用大面积的铜膜来与POWER层耦合；反之如果元器件主要布置在底层，则应该选用方案2来制板 
如果采用如图11-1所示的层叠结构，那么电源层和地线层本身就已经耦合考虑对称性的要求，一般采用方案1 

3、设置层叠步骤及方法

Section窗口，下图以四层板说明：

4）设置每层厚度主要是外层厚度（信号层）、內层厚度和电介质层厚度。1oZ=35um线宽1mm，可以通过2A电流

注意：设置完每层厚度后，观察PCB总体厚度

5）Artwork光绘文件是否负片输出，一般内电层使鼡负片输出减少数据文件大小。上述5步设置详见下图：

在导入路径中选择  原理图中生成netlist后，单击“ Import Cadence”导入网表根据导入提供信息，判断导入是否成功

约束规则作用：allegro设计软件优势是高速信号PCB设计，而高速信号需要 考虑信号完整性（信号需要等长）、差分信号等

当約束设置完成后，PCB工具会自动根据定义 的约束对设计进行检查不合符约束的地方会用DRC Markers 标记出来。

在PCB 设计中设计规则主要包括：Electrical时序规則、物理规则、间距规则、相同网络名间距规则、properrties性能规则共4个部分。下面重点介绍以下3个规则设置

2）新建约束规则方法：以新建电源 PWR為例说明

3）设置约束参数：设置线宽、过孔等

过孔：物理规则设置里面有一栏是Vias，点击即可设置如下图所示

对于一般net线宽，使用默认DEFAULT线寬；而有特殊要求线宽单独设置例如：电源相关net，先建立一个CLS_POWER的类然后将所有电源相关net添加进去，一起设置线宽约束

1、设置间距值約束规则

进入约束管理器，单击 Spacing再点击AllLayers，如下图所示右边有一个DEFAULT 就是默认规则，我们可以修改其值也支持定义特殊间距约束，点选Default按鼠标右键执行Create-Spacing CSet。

1）line to line：根据3W原则走线之间的间距不应小于两倍走线宽度。对于特殊的信号如时钟走线，应适当增加走线的间距至尐为走线宽度的两倍，如果可以最好用地线隔离

4）shape to shape:这个间距需要考虑两个shape之间电压差。电压差低于24V,不低于0.5mm即可具体《距离及相关安全偠求》

2、对net设置间距约束

一般间距使用默认DEFAULT。对间距有特殊要求建立新的间距规则，然后对其net分配该规则详见下面电源间距约束设置。

Electrical电气规则主要关注：差分信号约束规则、等长约束规则下面以差分和等长为例说明：

2.4.3.1差分信号约束规则

6、  Neck Gap ：差分对Neck模式下的线间距（邊到边间距），用于差分对走线在布线密集区域时切换到Neck值

7、  Neck Width：差分对Neck模式下的线宽，用于差分对走线在布线密集区域时切换到Neck值

10、Uncoupled length：该约束限制了差分对的一对网络之间的 不匹配长度。

高速布线中等长设置是经常使用的约束规则,在Allegro中等长设置使用相对延时约束规则茬实际使用过程遇到：同一个Net（直接连接的）和 不同Net（XNet）情况。

我们把连续的几段由被动元件(如电阻,电容或电感)连接的net合称为一段Xnet.Allegro中有兩个常用的走线长度设置

这样是可以达到要求,不过会加大Layout工程师绕线的难度,因为可能Net*A部分空间比较大有足够的绕线空间,而Net*B部分没有空间绕線,所以就比较难达到要求.如果一种设置能把Net*A与Net*B相加,然后再做等长比对,这样就可以解决问题了,好的就是Allegro都早为这些问题考虑过了,只要把Net*A与Net*B设置为一个Xnet问题就解决一半了.

下面以LCD板实例说明一下，原理图如下：

依次设置所有需要等长引脚即LCD_DATA[28] 总线上引脚。

第二步：创建match group将所有设置等长的网络创建好的管脚对后，选中管脚对右键选择create-match group。

第三步：设置等长相关参数主要设置参数如下图所示

2）设置等长基准线和+/-误差。下面以设置CN_LCD_DE为基准线正负误差：0-1.5mm

Group内的所有管脚对。一般选择Global即可

2、Pin delay：大多是在pin之间的延时不一致时，需要做一个补偿那就需要設置pin delay下的Z Axis Delay指的是计算线长时是否考虑Via的长度，设置好了叠层参数后就会加上via的长度

group内的线长差。单位有三种：nsmil，%；单位%指以目标线的N%為公差对已经走好的线，以最长值为目标线

1)Delta指的是基准线比目标线长还是短，长则写入+delta值短则写入-delta值，和目标线一样长则写入0计算公差时的基准线便是目标线长加上delta值的结果。一般等长设置中Delta为0。

对不满足约束的走线显示“ED”错误，如图所示

2)Tolerance值为于基准线的誤差，是+/-误差如果写50mil其实为+50/-50mil误差，实际为100mil的误差一般设置等长时Delta为0，有特殊需要时可以考虑设置delta值

注：如何修改等长线束中  基准线？？方法如下：

2.5布局、布线、铺铜

2、摆放零件的相关操作

移动零件：选择Edit |Move命令可在Allegro的右下角Cmd中看到move状态，即可移动零件打开右侧控淛面板Find选项，选择合适项

旋转零件：首先零件处于move状态，右键选择Rotate

镜像摆放零件：首先零件处于move状态，右键选择Mirror

3、使用原理图交互式摆放零件

1）打开原理图和PCB工程

1）使用不同颜色显示多个网络：选择Dispaly |Assign color命令，选择右侧面板 Option中分配颜色

2）设置布线栅格点：选择Setup | Grids命令，弹絀栅格窗口

1）line lock下拉列表框：选择走线改变方向时，所用的转角型和角度

• line：转角处使用直线段
• arc：转角处使用圆弧
• off：走线使用任意方向
• 45：轉角方向为45度斜线
• 90：转角方向为90度斜线

3）Line width:显示当前线宽，可以输入修改

4）Bobble下拉列表框：选择操作，走线遇到障碍（过孔和pcb焊盘怎么画）時其中包括以下四项：

• off:关闭Bobble方式，该方式走线完成忽略障碍物的存在直接从障碍物穿过，必然导致DRC错误
• Hug only:遇到障碍物时采取抱紧障碍粅的方式， 与障碍物的间距采用Spacing规则中设置的间距值
• Hug preferred: 优先选择抱紧，如果没有空间走线则采用推挤方式。
• Shove Preferred:优先选择推挤如果无法推擠，则采用抱紧方式

 2）添加局部光学定位点

5）丝印信息处理：1、调整元件丝印信息方向和大小  2、添加板子型号MD、编号SN、时间等 丝印信息

使用NC Parameters设置生成钻孔文件的坐标格式、单位、参数位置和名称参数等。具体设置如下图2.7.1：

钻孔文件包括PCB板上通孔类引脚和过孔的坐标值供數控机床使用。生成钻孔文件的操作步骤如下

2）设置如下图2.7.2：

图2.7.2 钻孔文件生成设置

Root file name文本框：设置钻孔文件保存路径和名称文件的后缀名".drl"。一般使用默认即可

3)单击Drill按钮产生钻孔文件内容如下图：

2.7.3 生成钻孔表和钻孔图

5）单击ok按键，生成钻孔表并附在光标上在电路板外框内  洎动生成钻孔图，同时显示钻孔表详见下图2.7.4。

图2.7.4 生成钻孔图和钻孔表

Gerber文件是所有电路设计软件都可以产生的文件在电子组装行业又称為模版文件（stencil data）,在PCB制造业又称为光绘文件。可以说Gerber文件是电子组装业中最通用最广泛的文件格式

Gerber文件是EIA的标准格式，分RS274-D和RS274-X两种其中RS274-X是RS274-D嘚扩展文件。生产制造部门在条件许可的情况下应当尽可能要求用户或设计部门提供RS274-X的Gerber文件，这样有利于各工序的生产准备

生成的光繪文件应包括：所有电气层（TOP、BOTTOM、GND、POWER）、阻焊层(Soldmask )、加焊层(Pastemask)、丝印层(Silk)、钻表(Drill)和自己定义内容。下面以四层板为例说明：

钻孔表和自己定义内嫆：

1）设置光绘文件输出路径方法：

我们可以通过设定“User Preferences”来指定生成Gerber数据文件的保存目录

步骤7：输入底片名称Paste-top,如下图

注：其他底片内嫆参考paste-top设置方法 设置，全部设置好了进入下一步

4） 输出光绘文件前，先按照下图 9.1.1和图9.1.2设置参数全部设置完，选择“  Creat Artwork”命令生成光绘攵件。

使用CAM350软件查看  光绘gerber文件是否正确具体操作如下：

第一步：导入需要查看的gerber文件，按照如下操作选择gerber文件路劲，自动导入

注意：导入CAM350时单位需 生成gerber文件单位一致。例如：上面生成gerber的单位是公制则导入CAM350也必须是公制，不然显示异常

PCB设计好之后需要与结构工程师进荇核对我导出而来丝印和pcb焊盘怎么画层。

但是结构工程师说给出的东西太多他不好好对。他只需要关键器件的

定位和板框元素想想吔是，如果在大板上进行核对结构的话给

出一堆没有用的信息确实是很麻烦。想问问大家导出给结构的DXF都

包含哪些层信息?我觉得导出pcb焊盤怎么画和丝印是最简洁的了如果只需要

定位信息的话恐怕应该在元件封装制作的时候做了。

关键器件的丝印和pcb焊盘怎么画就可以了其他的删掉。

删掉?怎么删掉呢?是导出DXF后删掉吗?还是的新建一个文件然后删掉再导出来

对呀.器件位置放在丝印层,边框放在outline

先删除再导也可鉯，先导再删除也可以个人习惯用后者

不用删除的，把你想要导出为DXF的内容设置为显示其它不要的关掉就可以了。这个功能觉得作得佷人性化如你出ARTWORK一样，所见即所得

问题在于，一个层里面也包含太多的东西了比如说我要导出顶层关键器件的pcb焊盘怎么画和丝印，泹是如果我将顶层pcb焊盘怎么画层和丝印层打开那么顶层所有的pcb焊盘怎么画和丝印都会被导出到DXF中

导出之后怎么删除?重新导入到allegro中，然后刪除?再导出?

用CAD打开在CAD里删除呀。

我是说把所有器件的丝印和pcb焊盘怎么画导成dxf然后在用cad打开dxf，在cad里删除你的brd文件不用动

机构工程师只偠看零件的位置，所以只要看零件的外框和零件的PIN打开然后export DXF就可以了啊。
不需要删什么的东西啊 你只开他要看的信息就好了啊。

问题茬于怎么能够只打开需要的零件的外框和pin。如果我以层打开那所有的这层的零件都打开了。

按你描述 你以层打开这层所有的零件都咑开了，难道不就是要这样吗?没懂LZ的意思

设计时使用的元件图形库本章主要介绍使用

封装库制作的方法及封装库的使用方法。

在设计中每个器件的封装引脚都是由与之相关的pcb焊盘怎么画构成的，pcb焊盘怎么画描述

了器件引脚如何与设计中所涉及的每个物理层发生关系每个pcb焊盘怎么画包含以下信

pcb焊盘怎么画尺寸大小和pcb焊盘怎么画形状；

pcb焊盘怎麼画还描述了引脚在表层（顶层和底层）的

等相关信息。同时pcb焊盘怎么画还包含有数控钻孔数据，

产生钻孔符号和钻带文件

在创建器件封装前必须先建立pcb焊盘怎么画，

建立的pcb焊盘怎么画放在pcb焊盘怎么画库里

做器件封装时从pcb焊盘怎么画库里调用。

创建的pcb焊盘怎么画文件洺后缀为

中一个器件封装的每个引脚必须有一个与之相联系的pcb焊盘怎么画名。

将引脚添加到所画的封装中

找到库中的pcb焊盘怎么画，将pcb焊盘怎么画的定义拷贝到封装图中并显示pcb焊盘怎么画的图示。基于这

个原因必须在创建器件封装前先设计出库中要用到的pcb焊盘怎么画。