 上传我的文档
 下载
 收藏
擅长新老客户资料建立整理，客户的维护沟通，网络推广销售。
 下载此文档
正在努力加载中...
SRAM PVT补偿方法研究与应用及电路实现
下载积分：658
内容提示：SRAM PVT补偿方法研究与应用及电路实现
文档格式：PDF|
浏览次数：1|
上传日期： 19:10:54|
文档星级：
全文阅读已结束，如果下载本文需要使用
 658 积分
下载此文档
该用户还上传了这些文档
SRAM PVT补偿方法研究与应用及电路实现
官方公共微信工具类服务
编辑部专用服务
作者专用服务
SRAM存储单元、SRAM电路及其读写方法
申请（专利）号：
申请日期：
公开(公告)日：
公开(公告)号：
主分类号：
G11C11/413,G11C11/00,G,G11,G11C,G11C11
G11C11/413,G11C11/00,G,G11,G11C,G11C11,G11C11/413,G11C11/00
申请（专利权）人：
孤山电子科技（上海）有限公司
发明（设计）人：
王旭,梁馨文,张译文
主申请人地址：
201108 上海市闵行区金都路楼C67室
专利代理机构：
上海思微知识产权代理事务所(普通合伙) 31237
国别省市代码：
一种SRAM存储单元，其特征在于，包括：参与写操作的第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管以及参与读操作第八MOS晶体管、第九MOS晶体管、第十MOS晶体管；所述第一MOS晶体管的栅极连接第二节点，源极和漏极分别接地和连接第一节点；所述第二MOS晶体管的栅极连接第一节点，源极和漏极分别接地和连接第二节点；所述第三MOS晶体管的栅极连接第一控制信号，源极和漏极分别连接第三节点和第一节点；所述第四MOS晶体管的栅极连接第二控制信号，源极和漏极分别连接第三节点和第二节点；所述第五MOS晶体管的栅极连接第二节点，源极和漏极分别连接电源电压和第一节点；所述第六MOS晶体管的栅极连接第一节点，源极和漏极分别连接电源电压和第二节点；所述第七MOS晶体管的栅极连接字线，源极和漏极分别接地和连接第三节点；所述第八MOS晶体管的栅极连接第二节点，源极和漏极分别接地和连接第四节点；所述第九MOS晶体管的栅极连接列选择信号，源极和漏极分别连接第四节点和第五节点；所述第十MOS晶体管的栅极连接字线，源极和漏极分别连接第五节点和子位线。
法律状态：
公开，公开
相关检索词
万方数据知识服务平台--国家科技支撑计划资助项目（编号：2006BAH03B01）(C)北京万方数据股份有限公司
万方数据电子出版社型号索引：
您现在的位置：>>SRAM
暂无外观图
你是不是要找：
建议：请优先选择带或的供应商，采购更放心。指该供应商接受小批量订单。
提供BOM配单服务，南车集团合作企业，百分百原装正品&
16+授权代理&
￥28.00/pcs
&& 基本简介 SRAM是英文STATIC RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。 SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。所以在主板上SRAM存储器要占用一部分面积。 主要规格 一种是置于CPU与主存间的高速缓存，它有两种规格：一种是固定在主板上的高速缓存；另一种是插在卡槽上的COAST扩充用的高速缓存，另外在CMOS芯片1468L8的电路里，它的内部也有较小容量的128字节SRAM，存储我们所设置的配置数据。还有为了加速CPU内部数据的传送，自80486CPU起，在CPU的内部也设计有高速缓存，故在PENTIUM CPU就有所谓的L1 CACHE和L2CACHE的名词，一般L1 CACHE是内建在CPU的内部，L2 CACHE是设计在CPU的外部，但是PENTIUM PRO把L1和L2 CACH []
&& SRAM是英文STATIC RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据，而DRAM（DYNAMIC RANDOM ACCESS MEMORY）每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。所以在主板上SRAM存储器要占用一部分面积。 所谓外部SRAM是指连接在FPGA外部的静态RAM（SRAM）。外部SRAM存储器也有不少种类。对于外部SRAM的选择是由应用需求的性质决定的。使用外部SRAM存储器既有优点又有缺点。 优点 外部SRAM存储器提供比片内存储器更大的存储容量，速度也相当快，但是略逊于片内存储器。常用的外部SRAM的容量可达128KB至10MB.特殊的SRAM可以具有更小或更大的容量。SRAM通常是具有很低的反应时间和高吞吐量的设备，由于是通过共享的双向总线连接到FPGA上，外部SRAM的速度较片上存储器略低。SRAM的接口很简单，这使得将SRAM连接到FPG []
&& 摘要：多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成。为了迎接多片SRAM的测试给DFT设计带来的挑战。文中以一款基于SMIC O．13UM工艺的OSD显示芯片为例，从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计，提出了一种可实现多片SRAM的快速高效可测试设计实现方法。 0 引言 随着集成电路的发展，越来越多的ASIC和SOC开始使用嵌入式SRAM来完成数据的片上存取功能。但嵌入式SRAM的高密集性物理结构使得它很容易在生产过程中产生物理故障而影响芯片的良率，所以，SRAM的测试设计显得尤为重要。对于单片或者数量很小的几片嵌入式SRAM，常用的测试方法是通过存储器内建自测试MBIST来完成，实现时只需要通过EDA软件选取相应的算法，并给每片SRAM生成MBIST控制逻辑。但现实中，大型ASIC和SOC设计常常需要使用很多片SRAM，简单采用这种MBIST方法会生成很多块MBIST控制逻辑，从而增大芯片面积，增加芯片功耗，甚至加长芯片测试时间。 本文基于MBIST的一般测试方法来对多片SRAM的可测试设计进行优化，提出了一 []
&& 应用于一个图像处理和识别的项目中，由于图像信号不经过压缩处理，对后续处理没有任何影响，因此图像处理和识别的效果比一般的图像采集卡要好，满足了特殊场合的特殊需要。 1 外置式无损图像采集卡的系统构成 整个无损图像采集卡由图像采集、图像信号的处理和控制、USB传输和控制、PC机端的图像还原和存储等几部分组成。 本文介绍的图像采集卡采集的一帧图像是720×576象素，如果取彩色图像，每象素用2个字节表示，每帧图像是720×576×16=6480KBPS，分成奇数场和偶数场分别存储在两片SRAM中，则每片的SRAM存储3240KBPS的图像数据，因此选用了256K×16=4M位的静态存储器（SRAM）。在图像处理领域，通常只需要黑白图像，可以只取图像的黑白部分，每象素用1个字节表示，每帧图像是720×576×8=3240KBPS，每片SRAM存储1620KBPS的图像数据。所采用的EZ-USB芯片理论速率是12MBPS，实际测得的速率是8MBPS，因此图像采集卡每秒传输约1帧彩色图像或2帧黑白图像。 当插上图像采集卡后，PC机会自动识别它。在PC机上，应用程序通过USB向F []
&& 摘 要：本文根据系统需要，在信号处理机和工控机之间使用双口SRAM，利用ADSP-21062的可编程FLAG引脚控制双口SRAM的左右端口高位地址，设计了高速数据交换电路。关键词：PC104；双口SRAM；数据交换；CPLD ADSP-21062是ADI公司的通用DSP芯片，它具有强大的浮点/定点数据运算能力和很高的处理速度。多片ADSP-21062可以以多种形式方便地联结成并行处理器系统，适合进行实时数据采集和处理。本文利用多片ADSP-21062设计了连续波雷达信号处理机，完成数据的处理和检测，相应的数据送到工控机，在显示器上显示数据处理结果。如果在ADSP-21062和工控机之间没有高速传输数据的接口，就会在数据传送时造成瓶颈堵塞，从而影响信号处理机的处理能力。所以ADSP-21062系统与工控机数据交换能力在该信号处理系统中很重要。 数据交换量及选定的方案信号处理系统要求在每两个采样周期内，ADSP-21062向工控机传输一次数据。每次传送的数据约为1500个16BIT字，信号处理系统的A/D采样频率为1KHZ。因此信号处理系统的数据传输率约为1.5MB/S。工控机读取数据的 []
  来源:UNIVERSITY[]
     近些年来，随着集成电路制造工艺和制造技术的发展，SRAM存储芯片在整个SOC芯片面积中所占比例越来越大，而SRAM的功耗也成为整个SOC芯片的主要部分。同时，CPU的工作频率逐年提高，从1999年的1．2 GHZ增长到2010年的3．4 GHZ。而且，这一趋势还在进一步加强。CPU工作频率的增加对SRAM的工作频率提出很高的要求。
　　针对以上，提出位线循环充电(CRSRAM)SRAM结构，它主要是通过降低位线电压的摆幅来降低功耗。采用双模式自定时电路(DMST)则主要是根据读写周期的不同来产生不同的时序信号，从而...[]
     摘要：多片嵌入式SRAM的测试一般由存储器内建自测试MBIST设计来完成。为了迎接多片SRAM的测试给DFT设计带来的挑战。文中以一款基于SMIC O．13UM工艺的OSD显示芯片为例，从覆盖率、面积、测试时间、功耗等方面分析了多片SRAM的MBIST设计，提出了一种可实现多片SRAM的快速高效可测试设计实现方法。
　　0 引言
　　随着集成电路的发展，越来越多的ASIC和SOC开始使用嵌入式SRAM来完成数据的片上存取功能。但嵌入式SRAM的高密集性物理结构使得它很容易在生产过程中产生物理故障而影响芯片的良率，...[]
     DS1747是功能完备、2000年兼容(Y2KC)的实时时钟/日历(RTC)和512K X 8非易失性SRAM。用户可通过如图1所示的单字节宽度的接口对DS1747内部的所有寄存器进行访问。RTC信息和控制位占用RAM中最高的8个地址。RTC寄存器包含世纪、年、月、日、星期、小时、分和秒数据，采用24小时BCD格式。器件可自动对每个月份及闰年进行日期校正。RTC时钟寄存器采用双缓冲，可避免在时钟更新周期内访问不正确的数据。双缓冲系统还可以防止访问时间寄存器时导致倒数计时无法减少而引起的时间丢失。DS1747还包含电源...[]
     DS1744是功能完备、2000年兼容(Y2KC)的实时时钟/日历(RTC)和32K X 8 NV SRAM。用户可通过如完整数据资料中的图1所示的单字节宽度的接口对DS1744内部的所有寄存器进行访问。RTC信息和控制位占用RAM中最高的8个地址。RTC寄存器包含世纪、年、月、日、星期、小时、分和秒数据，采用24小时BCD格式。器件可自动对每个月份及闰年进行日期校正。RTC时钟寄存器采用双缓冲，可避免在时钟更新周期内访问不正确的数据。双缓冲系统还可以防止访问时间寄存器时导致倒数计时无法减少而引起的时间丢失。DS17...[]
&& 根据同步(SYNCH) SRAM市场的最近情况，完全可以把它称为“停步(SINK)”SRAM市场。 继销售额在2002年第四季度萎缩之后，2003年第一季度同步SRAM销售额再度跳水，当季几乎全部供应商的销售额都出现下滑。网络与电信这两大内存应用市场疲软，使同步SRAM销售额受到重创。同时，该市场厂商众多，多家供应商的产能过剩，导致价格下跌。 第一季度，15家最大的同步SRAM供应商中有13家销售额下降，而且几乎有一半的降幅高达两位数。 SRAM市场有三大领域：异步SRAM、PSRAM和同步SRAM，其中同步SRAM表现最差。 据市场调研公司ISUPPLI，2003年第一季度总体SRAM销售额为6.21亿美元，比2002年第四季度增长约0.2%。但同步SRAM大幅下降18%。由于网络与电信市场仍然低迷，ISUPPLI预测同步SRAM销售在未来一段时间内难有起色。 这些疲弱的市场形势，似乎肯定了美光最近退出SRAM市场的举措。 2003年第一季度，韩国三星电子仍然是最大的同步SRAM供应商，销售额份额为25%。三星第一季度销售额为4,460万美元， []
&& 瑞萨科技公司（以下简称“瑞萨”）在日宣布推出面向新一代通信网络内高端路由器和交换机使用的高速SRAM*1产品系列。这些SRAM产品不仅符合QDR联盟*2行业标准要求，还实现了72MB四倍数据速率II+（QDRTM II+）和双数据速率II+（DDRII+）的业内最高工作速度，并且包含72MB QDRII和DDRII SRAM器件。整个器件系列（具有多种速度和配置）将于2009年8月在日本开始陆续进行销售。 新产品特性如下： (1)业内最高的工作速度：533 MHZ（QDRII+和DDRII+ SRAM）和333 MHZ（QDRII和DDRII版）； 瑞萨大幅提高了新产品的工作速度，同时还通过利用先进的45NM生产工艺而保持了低压操作。QDRII SRAM产品实现了业内最高的工作速度--333 MHZ，QDRII+ SRAM产品也达到了业内最高的工作速度--533 MHZ。这些器件可以支持高端路由器与交换机（其支持10G、40G和容量更大的多层通信系统）内的分组查找和包缓冲器应用所需的高速处理。 (2)大量72MB器件； 瑞萨将为3种数据I/ []
&& 效地进行数据包处理。目前阻碍网络处理器性能增长的关键瓶颈在于存储器的存取速度和密度，因此在下一代交换机和路由器设计中，为实现所需的数据传输速率、功耗及空间指标，对存储器的要求就相应地大大提高，特别是在容量、带宽和每引脚总线效率等几个方面。 手机市场两种FLASH竞争加剧 2004年，随着NAND FLASH厂商的加入，FLASH厂商之间为了争夺手机市场而展开了更加激烈的竞争。 NOR FLASH一直在手机中占有主导地位，目前大部分手机使用NORFLASH实现代码存储，同时采用SRAM或者PSRAM作为缓存或工作内存，而NAND FLASH厂商提倡把NAND FLASH与SDRAM相结合。 NAND FLASH与NOR FLASH相比，优点在于NAND FLASH的最大容量可以达到几个GB，而NOR FLASH的容量只有128MB，这成为NANDFLASH将在手机市场中替换NOR FLASH的重要因素。但是，当用于MODEM端时，由于NAND不能随机访问，所以需要使用大量DRAM，以供遮蔽(SHADOW)和运行MODEM指令代码，这样就增加了功耗和延长引导时间，另外，N []
&& 动电话上所使用之内存的种类与功能说明 一般来说，手机上面所用的内存分为三大类，包含RAM、NOR与NAND FLASH等。其中，RAM属于挥发性内存，是做储存暂时性数据用的装置；NOR与NAND FLASH则是属于非挥发性内存，NOR FLASH一般均内建在手机里面，由于读写速度快，故做为程序代码（CODE）存取之用，而NAND FLASH因其集积度（DENSITY）较高，多半以外接的形式（如：记忆卡）做为数据（DATA）存取之用，表二为这三种内存的各项特性整理。 RAM主要分成三种类型：SRAM、SYNCHRONOUS DRAM（SDRAM）、PSEUDO SRAM（PSRAM），而SRAM又可分为LOW POWER SRAM（LP SRAM）和HIGH SPEED SRAM（HS SRAM）。LP SRAM使用在一般的手机上面，它的耗电量约为1.8V，存取速度约为70NS并可提供30MB/SEC的频宽，不过由于采用6个晶体管的架构，集积度偏低，当其容量需要增加时连带会使得芯片的体积跟着增加。不同于LP SRAM，HS SRAM则是采用同步架构的设计，可使用DDR与QDR倍数传输技术， []
&& 统等方面得到广泛应用。本文利用自主研制的150 MSPS (MILLION SAMPLING PER SECOND)12位DAC(DIGITAL ANALOG CONVERTER)和300MSPS 12位DAC，基于CPLD技术，设计了一种AWG。要产生的波形通过上位机软件设置，然后将波形数据下载到AWG，AWG在CPLD的高速控制电路下将波形数据送高速DAC进行转换形成所要的波形。下面先分析AWG的硬件结构。 任意波形发生器的硬件结构 AWG的工作过程是，首先接收上位机送来的波形数字信号存储到SRAM，然后启动控制电路从SRAM取出数据送DAC进行数摸转换，转换后的模拟信号送低通滤波器形成波形。如果DAC工作在150MSPS的速度下，可以以150MHZ的频率送数据到DAC进行转换，微控制器的晶振输入一般工作在40MHZ以下，没有这么高的速度送出数据到DAC，所以考虑采用CPLD构建硬件控制电路。数据首先传送到SRAM，然后在CPLD硬件控制电路的控制下，以150MHZ的频率从SRAM中取数送DAC转换。其体系结构如图一所示。如果要形成正弦周期信号，每周期4个点就可以合成一个波形，此时可以输出 []
&& 相关元件PDF下载：TC8830AF 基本特点：TC8830AF语音合成芯片是东芝公司产品，使用自适应增量Δ调制(ADM)方式的大规模集成电路，它增强了T6668的功能，采用静态存储器SRAM；TC8830AF对于建立计算机语音合成应用系统比较方便。下面是TC8830AF的基本特点： A．采用CMOS工艺，自适应增量Δ调制方式ADM(与T6668一致)。 B．声音数据存取选用静态存储器SRAM。可接4片256K位SRAM或4片64K位SRAM。在只放音不录音时亦可选用EPROM。通过外部电路最大存储器容量可扩大至8M。 C．具有CPU、手动两种操作方式。另外，还具有DMA及最小功耗维持工作方式。 D．提供四种比特率供选择：32KBPS，16KBPS，11KBPS，8KBPS(与T6668相同)。 E．手动操作方式下声音的录放最多可达L6段，选用手动时自动段功能则最多可达63段；在CPU操作模式下的标记索引方式下为63段，在直接方式下则是任意的。 F．TC8830AF在CPU模式下，有11种命令可供选择使用。 9．片内有陶瓷振荡电路，D／A转换器和电压跟随器 []
&& 相关元件PDF下载：TC8830AF 74LS373 27040 TC8830AF和单片机的接口电路图下面是在直接模式下语音录制/再生的程序清单：其流程图如下所示： 直接方式下的再生流程框图 直接方式下的录制流程式框图 标记索引方式下的再生流程框图标记索引方式下的录制流程框图为了便于编排语音录、放的顺序，TC8830AF有读写SRAM数据的指令。按地址读、写数据的流程图如下图所示： SRAM数据读出流程框图 []
&& 相关元件PDF下载：VP- LM324 LM328 基本特点： ①VP-1000语言合成芯片是采用CMOS工艺制造，连续可变斜率增量调制技术(CVSD)的大规模集成电路。 ②芯片适合配接静态存储器SRAM或只读存储器ROM或EPROM。寻址能力为32K×8位。 ③采样速率为9．6～128KBPS范围内可调。 ④内部有时钟振荡电路，外接RC即可工作。 ⑤单一电源供电，工作电压为直流+(3～6)V。静态工作电流为50TLA。 ⑥采用40脚双列直插式封装。VP-1000引脚图： VP-1000引脚图 VP-1000内部结构框图 VP-1000的应用电路图 图中接了一片8K X 8的SRAM，在采样频率为10KPBS时能存放6S多的录音信息。SL为放音开关，S2为录音开关。VP-1000和已烧制好的存储器相连只做放音的电路如上图所示。 []
&& 夏新A8是基于美国TI公司芯片组设计而成的。在目前的各种手机方案中，TI在数据处理DSP方面具有一定的优势。该方案与其他方案相比具有跟高的集成度，因为其将电源管理功能整合在芯片组中，而且存储器选用将FLASH RAM和SRAM集成封装到一个IC中的MCP的形式，基带芯片组均采用小体积的BGA封装，其他的贴片阻容电感等器件均尽量采用0402封装的小体积期间。 来源:阴雨 []
&& 作为一个静态RAM，IC4安装在一个“智能”开关内置电路。当电源关闭时，将保留SRAM 特性。该电路的其余部分包括逻辑地址译码和跳线JU1，它们将16K的地址空间解码为32K静态RAM。软件是必要的，这包含在原始文章中（见参考文献）。 来源:ZHENGYUAN []
&& 芯片接口,时序,访问速度等同SRAM完全兼容的NVSRAMNVSRAM-在一个芯片中集成了SRAM与EEPROM那些强大的处理器系统往往把高可靠性放在系统性能的首位，这就需要一种近乎完美的数据存储方案，来自德国ZMD公司的NVSRAM(NON-VOLATILE STATIC RANDOM ACCESS MEMORY)就提供了一种全世界唯一的、性能卓越的数据存储解决方案。NVSRAM不仅仅是提供了一个快速的SRAM（快速地读写操作），而且也包括了一个EEPROM (NON-VOLATILE DATA RETENTION).，每个SRAM核同时也配置了一个EEPROM核，他们是一一对应的。NVSRAM同时包括了复杂的逻辑控制电路，提供给用户便利的功能，并使他们得到安全的数据存储。NVSRAM的典型应用包括工业控制和汽车电子，同时也包括医疗及测量系统。在极端环境下，如果数据的可靠性存储需要得到保证，那么NVSRAM将是一种完美的解决方案。在各种数字设备中，NVSRAM可以用于保存各种紧急数据。在小型化的应用中，可以将数据存储器与程序存储器集中在一片NVSRAM中，以此来减少电路板上IC的数目，提高了 []
&& 笔记本电脑的厂家焊。就算他们没有专门焊接BGA的设备，凭他们的经验，也可以把芯片焊好。焊接BGA芯片的价格差距很大，价格大多在100块左右的。不过也有便宜的，我在华强找的一家，焊个S3C2410只要20块，成功率在90%以上，我在那里焊的几个板，没有一个有问题的。如果是批量生产，还是找比较好的加工厂做吧，毕竟少修电脑的厂家只是拿来给我们自己玩玩罢了。焊接调试过程中有个小技巧，也算是一个注意点。板最好是焊一部分调试一部分。一般焊接调试的顺序是：电源->主芯片外围器件->主芯片->SRAM->FLASH->其他外设。按照这样的序调试焊接，优点在于能一步一步的排除问题点。假设，当你把主芯片，存储器都焊好，而且也调试可以工作了，再去焊你的电源，结果板上的电源部分出问题了，一个高压窜到了主芯片上，那后果不是很严重？五、电源、主芯片的电路调试焊好电源，把板上主芯片位置与电源相连的引脚测一遍，看看是不是需要的电压，这样做可以保证主芯片供电正常，使主芯片能够工作。电源部分调试完成后，接下来是焊与主芯片相关的外围元件，如复位电路，时钟部分，JTAG接口部分，系统配置部分。这几个部分 []
&& 理想的基于电池的SRAM替代品一：来自德国的军工级的NVSRAM，内部采用SRAM+EEPROM结构，正常情况下数据可靠地存储于SRAM中，当系统电压出现异常时，在软件或者硬件的控制下，数据在几毫秒内整体搬移至EEPROM中，从而保证了数据掉电非易失；上电以后数据自动从EEPROM中搬移至SRAM中，在这过程中，无须电池，无须人工干预，真正实现了单芯片的非易失性数据存储，其小巧的体积，大大节省了用户PCB面积及空间，军工级的应用，保证了用户数据存储的安全与可靠。可直接替换DALLAS，ST，HK，国腾等厂家的产品，并消除了电池的隐患。具体性能如下：1、结构容量包括16KBIT、64KBIT、256KBIT、（1MBIT开发中）2、封装形式包括双列直插DIP、SOP，管脚可以与标准SRAM兼容3、四种操作方法：HARDSTORE 、SOFTSTORE、 POWERSTORE、 CAPSTORE 4、低电压3V器件可以供应5、掉电后数据至少保存十年6、可以实现将数据存储器与程序存储器合并存放7、体积远远小于SRAM+后备电池方式的非易失性存储器8、CAPSTORE 的存储器可以直接替换DALLAS []
&& 整个成本，LATTICEECP就是这样一种产品系列。 由于ASIC的解决方案日趋困难，而FPGA的性价比不断提高，使用FPGA进行大批量产品的开发变得倍受欢迎。这种日益加速的趋势要求FPGA准确地满足大批量产品设计者的需求。而结构优化的每一个方面都是至关重要的，其中最关键的是逻辑块、I/O、外部存储器接口、以及对配置的支持。LATTICEECP/EC系列在这些关键领域以及其它方面都进行了精心优化，其特性准确地满足了大批量产品设计者的需求，价格也很吸引人。 低成本、非易失FPGA 尽管SRAM FPGA主宰了FPGA市场，但绝大多数设计者仍偏爱非易失、可重复编程FPGA解决方案――只要与此相关的额外费用不是很高。图3说明了莱迪思半导体公司对FPGA设计者调查的结果。 多种因素提高了非易失解决方案的吸引力，包括要求： ● 较小的电路板面积和单芯片解决方案的简单性 ● 上电后迅速获取逻辑功能 ● 比传统FPGA更高的安全性 ● 实时可重复编程 应用 非易失、可重复编程FPGA适合于许多类终端市场实现系统逻辑，包括通信、消费、工业、计算、军事和自动化。非易失 []
&& ，这一设置不会因掉电而改变，除非芯片被擦除。问：FLASH存储器可以当成数据存储器使用吗？答：可以。任一个FLASH存储器都可以作为数据存储器读写。较小的FLASH存储器组织成四个扇区，每个扇区有8K字节。使用适当的软件技巧可以将这些FLASH扇区模拟成EEPROM存储器，这样可以有效地通过模拟突破FLASH的100K次擦写限制。这将有可能节省掉一个外部的EEPROM存储器。问：USB接口是否有特定缓冲区？它可支持多少端点？答：是的，USB接口(经USB.ORG认证及公示)有一个2K字节的双端口SRAM包缓冲区，可在同步和块传输中实现双缓冲器算法。USB接口有20个单向的或10个双向的端口；它还支持USB的待机/唤醒操作。问：请用实例说明在产品中如何使用侵入检测管脚答：例如，当STR9用在便携式销售终端上，SRAM中很可能保存了敏感信息，如信用卡资料；侵入检测管脚可以通过一个开关检测到该设备的外壳是否被打开，当外壳被打开时SRAM中的敏感信息将即刻被销毁，同时RTC将这个事件发生的时间纪录在它的存储器中。问：各种入门套件的程序代码限制是多少？答：除了IAR套件的代码限制是32K字节外，其他所有 []
相关搜索：以下试题来自：
单项选择题SRAM和DRAM的最大区别是A) 机器掉电后，SRAM的信息可以保存，而DRAM的信息丢失B) 机器掉电后，DRAM的信息可以保存，而SRAM的信息丢失C) SRAM需要周期性地刷新，而DRAM不需要D) DRAM需要周期性地刷新，而SRAM不需要
为您推荐的考试题库
你可能感兴趣的试题
1A) IE6.0中，菜单栏下面的是标准按钮栏B) 输入网址时，不必输入“http：//”也能打开相应网页C) 浏览过的网页，IE在默认的情况下会进行保存D) 启动IE时，必定会显示一个主页2A) 描述计算机执行速度的单位是MBB) 计算机系统可靠性指标可用平均无故障运行时间来描述C) 计算机系统从故障发生到故障修复平均所需的时间称为平均修复时间D) 计算机系统在不改变原来已有部分的前提下，增加新的部件、新的处理能力或增加新的容量的能力，称为可扩充性3A) 操作码和地址码 B) 信息和数据C) 时间和信息 D) 以上都不是4A) 文件传输和远程键盘操作 B) 分时为多个用户服务C) 网络通信和网络资源共享 D) 远程源程序开发5A) 126 B) 127C) 128 D) 129
热门相关试卷
最新相关试卷}