设有一个“Cache-假设主存容量为512”层次,cache为4块,假设主存容量为512为8块

2012年10月 其他开发语言大版内专家分月排行榜第二2011年7月 其他开发语言大版内专家分月排行榜第二2010年3月 其他开发语言大版内专家分月排行榜第二2007年10月 其他开发语言大版内专家分月排行榜第二2007年9月 其他开发语言大版内专家分月排行榜第二2005年3月 Windows专区大版内专家分月排行榜第二2005年2月 Windows专区大版内专家分月排行榜第二2005年6月 扩充话题大版内专家分月排行榜第二2006年9月 其他开发语言大版内专家分月排行榜第二2006年5月 其他开发语言大版内专家分月排行榜第二2006年3月 其他开发语言大版内专家分月排行榜第二2006年2月 其他开发语言大版内专家分月排行榜第二2005年12月 其他开发语言大版内专家分月排行榜第二2005年4月 其他开发语言大版内专家分月排行榜第二2004年11月 其他开发语言大版内专家分月排行榜第二2005年3月 硬件使用大版内专家分月排行榜第二
2011年11月 其他开发语言大版内专家分月排行榜第三2011年8月 其他开发语言大版内专家分月排行榜第三2008年10月 其他开发语言大版内专家分月排行榜第三2004年9月 硬件/嵌入开发大版内专家分月排行榜第三
本帖子已过去太久远了,不再提供回复功能。设主存容量为256K字,cache容量为2K字,块长为四,设计cache地址格式,cache中可装入多少数据-中国学网-中国IT综合门户网站-提供健康,养生,留学,移民,创业,汽车等信息
> 信息中心 >
设主存容量为256K字,cache容量为2K字,块长为四,设计cache地址格式,cache中可装入多少数据
来源:互联网 发表时间: 21:11:02 责任编辑:李志喜字体:
为了帮助网友解决“设主存容量为256K字,cache容量为2K字,块长为四,设计cache地址格式,cache中可装入多少数据”相关的问题,中国学网通过互联网对“设主存容量为256K字,cache容量为2K字,块长为四,设计cache地址格式,cache中可装入多少数据”相关的解决方案进行了整理,用户详细问题包括:RT,我想知道:设主存容量为256K字,cache容量为2K字,块长为四,设计cache地址格式,cache中可装入多少数据,具体解决方案如下:解决方案1:
cache的容量2K=20憨贰封荷莩沽凤泰脯骏48=2的11次方,所以cache的地址线为11位,块长为4,按字寻址,得字块内地址为2位,即b=2.且cache共有2048÷ 4=512块=2的9次方块,c=9.
解决方案2:
256K等于2的18次方,因此主存字地址为18位,Cache容量2K等于2的1憨贰封荷莩沽凤泰脯骏1次方,所以Cache的字地址为11位,块长为四,因为块长B等于2的b次幂(b为字块内地址),,所以字块内地址就是2位了。所以主存的设计格式就是: 主存字块标记:7位 缓存字块地址:9位 字块内地址 :2位 Cache的设计算后面两个就可以了。可存放的数据这个不大清楚、
解决方案3:
cache地址格式为“9位cache字块标记+2位字块内地址”。cache内可装入数据为2的11次方个。或者为2的9次方块数据(每块有2的2次方个)。
1个回答1个回答1个回答1个回答1个回答1个回答1个回答1个回答1个回答1个回答
相关文章:
<a href="/cse/search?q=<inputclass="s-btn"type="submit"text="<inputclass="s-btn"type="submit"text="<buttonhidefocusclass="s-btnjs-ask-btn"text="我要提问
<a href="/cse/search?q=下载作业帮安装包
扫二维码下载作业帮
1.75亿学生的选择
计算机系统结构,求详解~有一个Cache存贮器,块的大小为512字(字为最小编址单位),主存分8块,Cache分为4块,采用组相联映象(组间直接、组内相联),每组2块,替换算法为LRU。(1)标出主存、Cache地址的各字段位数。(2)画出主存、Cache空间块映象对应关系图。(3)设主存块地址流为1、2、4、1、3、7、0、1、2、5、4、6、4、7、2,从Cache为空开始,列出Cache中各块随时间的使用状况。(4)需要进行块替换的时刻有哪些?(5)求Cache的命中率。
这是体系结构的经典题型。授人以鱼不如授人以渔。给你一道例题,看了就会。下面是主存、Cache空间块映象对应关系图LUR算法是将内存中最近未使用的的占用块替换掉。如下表格第七列,将(6,2,4,1)中的2替换掉变成(6,3,4,1),因为2时是距离上次使用最久远的。标星号的是替换标志,“中”字表示命中上题中,替换时刻为7,8,10,11,12命中率就是命中次数除以地址流申请内存的次数希望能帮到你
为您推荐:
扫描下载二维码君,已阅读到文档的结尾了呢~~
有一个Cache&#x2d;主存存储层次主存共分8——此资料为本人悉心收集,欢迎您的阅读。需要下载的朋友请按网站提示进行操作,顾客的满意是我们最大的动力。如若本文档侵犯了你的权力,请与我联系,我会在第一时间将其删除,谢谢!——此资料为本人悉心收集,欢迎您的阅读。需要下载的朋友请按网站提示进行操作,顾客的满意是我们最大的动力。如若本文档侵犯了你的权力,请与我联系,我会在第一时间将其删除,谢谢!
扫扫二维码,随身浏览文档
手机或平板扫扫即可继续访问
有一个Cache-主存存储层次主存共分8【精品-PPT】
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由:
将文档分享至:
分享完整地址
文档地址:
粘贴到BBS或博客
flash地址:
支持嵌入FLASH地址的网站使用
html代码:
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布,请您等待!
3秒自动关闭窗口博客访问: 185575
博文数量: 59
博客积分: 910
博客等级: 准尉
技术积分: 382
注册时间:
IT168企业级官微
微信号:IT168qiye
系统架构师大会
微信号:SACC2013
高速缓存Cache与主存间采用全相联的地址影像方式,高速缓存的容量为4MB(2006)
● 高速缓存Cache与主存间采用全相联的地址影像方式,高速缓存的容量为4MB,分为4块,每块1MB,主存容量为256MB,若主存读写时间为30ns,高速缓存的读写时间为3ns,平均读写时间为3.27ns,则该高速缓存的命中率为 (1) %。若地址更换表如下所示,则主存地址为8888888H时,高速缓存地址为 (2) H。(1)A.90&&& &&& &&& B.95&&& &&& &&& C.97&&& &&& &&& D.99&&& (2)A.488888&&& &&& B.388888&&& &&& C.288888&&& &&& D.188888试题解析:&&& 设该高速缓存的命中率为x,则3x+30×(1-x)=3.27,解得x=99%。&&& 主存容量为256MB,每块1MB,则主存可以分为256/1=256=28块,即块号为8位,则主存地址的高8位是88H,对应地址更换表,高速缓存地址为188888H。主存容量为 256MB表示由28个二进制数地址也对应由7个十六进制数8888888H ,每块 IMB说明块内地址是20位二进制数也就是5位十六进制数88888,剩下的2位十六进制数88H代表块地址,查表可知主存地址88H对应高速缓存地址1,所以高速缓存地址为MB=2^20,8888888H右移20位(5位16进制)得88H, 查表1-> 88H 得地址188888H)解析:(1)D 这是一道命中率的计算题.设命中率为x,根据题意可以得到3x+30(1-x)=3.27得出:x=0.99(2).D这道题一个是考查直接映像、全相联、组相联,以及在具体映射时候是如何实现的。这里有个基本的计算,那就是1M=10 00 00H这样是不是就比较醒目了:内存地址范围 Cache地址范围FFFFFH FFFFFHFFFFFH FFFFFHFFFFFH FFFFFHFFFFFH FFFFFH问题:已知某高速缓存Cache采用组相联映射方式,即组间直接映射。组内全相联映射。假设主存容量为4096块,每块256字节,高速缓存包含32块,分8组,每组4块。高速缓存的地址变换表应包含 ? 个存储单元,每个存储单元应能存放? 为二进制数,每次参与比较的是? 个存储单元[试题分析]:高速缓存的地址变换表存储器的容量与Cache的块数相等(原因就是采用组相联方式时,采用组内相联查询),字长为主存地址中的区号、组内块号与Cache地址中组内块号三者长度之和。此题中,Cache中共有32块,因此需要32个存储单元。主存中的块和Cache中的块大小一样,又因为=2^7,所以主存区号有7位。主存的组号位数与Cache组号的位数一样,Cache一共有8=2^3组,所以主存组号占3位。Cache一组有4=2^2块,所以Cache组内块号占2位。将上面三者加起来7+3+2=12位,因此,高速缓存的地址变换表存储器每个存储单元长12位。高速缓存的地址变换表存储器是一个相联存储器,每一个存储块都具有额外的存储信息,称为标签(Tag)。当访问相联存储器时,将地址和每一个标签同时进行比较,从而对标签相同的存储块进行访问。因此每次全部32个单元都参加比较。直接解析:主存地址=cache区号+块号+块内地址=直接映象主存地址=cache区号+块内地址=全相联主存地址=cache区号+组号+块号+块内地址=组相联
阅读(7339) | 评论(0) | 转发(0) |
相关热门文章
给主人留下些什么吧!~~
请登录后评论。}

我要回帖

更多关于 cache与主存统一编址 的文章

更多推荐

版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。

点击添加站长微信