增益增强共源共栅放大器的设计
> 增益增强共源共栅放大器的设计
增益增强共源共栅放大器的设计
本文设计了一种采用结构的带开关电容共模反馈的折叠式跨导运算，可用于流水线结构的A/D中。出于对性能及版图因素的考虑，采用了单端作为增益提高辅助。并通过改进共模负反馈电路，使得输出共模反馈电压稳定更快，抖动更小。本设计在Cadence环境下对运放的电路和版图进行了仿真。结果表明，的各项性能参数达到了理想的效果。　　1 电路结构的分析与设计　　CMOS跨导运算常用结构有两级放大结构、套筒结构和折叠结构等形式。两级放大结构的运放电路结构虽然具有高增益、高摆幅等优点，但由于每一级至少引入一个极点，为了保障整个的相频特性满足要求，需要额外的频率补偿电路，从而提升了的电流和功耗，限制了带宽，同时降低了速度，因此不能满足本设计中对于运放带宽和速度的要求。套筒式结构虽然具有较高的增益、较好频率特性及较低功耗，但是受到结构限制，其输出摆幅和共模输入范围小，不满足设计要求。折叠式结构针对套筒结构输出摆幅小的缺点进行改进，通过增加电路支数，提高功耗，在提供较高的增益前提下，又满足了大带宽、高摆幅和高速的要求。通过对折叠共源共栅结构应用技术，可以在不影响信号带宽、压摆率和相位特性的情况下进一步提高电路直流增益。因此，针对本设计的特殊要求，选取了应用技术的折叠式共源共栅结构。　　1.1 主运放电路　　本文设计的折叠共源共栅运算如图1所示。M0，M1为差分输入对管;M2为差分对管恒流源;M4，M5为电流源;M6，M7为共栅管;M8，M10，M58，M59为共源共栅电流源负载。由于NMOS管的载流子迁移率更高，采用NMOS管作差分输入级可提高运放增益和带宽。　　　　当无增益提高辅助运放时，主运放的小信号电压增益为：　　　　可见，与基本的恒流源负载放大电路相比，输出节点的输出电阻增大gmRout倍，所以共源共栅结构的运算能够提供高增益。1.2 开关电容共模负反馈电路　　由于折叠共源共栅需要极其精准的偏置电压才能使电路输出共模稳定在一个固定值，因此必须引入一个共模负反馈电路，来使整个电路的输出共模稳定在要求的输出电压共模上。常用的共模负反馈电路分为连续时间型共模负反馈和开关电容共模负反馈两种。由于开关电容共模负反馈即无静
电子管相关文章:
分享给小伙伴们：
我来说两句……
最新技术贴
微信公众号二
微信公众号一您正在访问：& &
用于Sigma-Delta调制器的低电压跨导运算放大器
本文简介：跨导运算放大器是模拟电路中的重要模块，其性能往往会决定整个系统的效果。这里设计了一种适用于高阶单环Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器。摘要：跨导运算放大器是模拟电路中的重要模块，其性能往往会决定整个系统的效果。这里设计了一种适用于高阶单环Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器。该跨导运算放大器采用经典的折叠式共源共栅结构。带有一个开关电容共模反馈电路。运算放大器使用SIMC O．18μm CMOS混合信号工艺设计，使用Spectre对电路进行整体仿真，仿真结果表明，负载电容为5 pF时，该电路直流增益可达72 dB、单位增益带宽91．25MHz、相位裕度83．35°、压摆率35．1 V／μs、功耗仅为1．41 mW。本设计采用1．8 V低电源电压供电，通过对电路参数的优化设计，使得电路在低电压条件下仍取得良好的性能，能满足sigma Delta调制器高精度的要求。关键词：跨导运算放大器；折叠式共源共栅；COMS；sigma-Delta调制器
在小尺寸、高性能、便携的移动通讯和消费电子产品的需求飞速增长的带动下，sigma-Delta型模数转换器得到了更广泛的研究和使用。Sigma-Delta模数转换器具有对电路匹配精度要求很低，精度高等特点，以跨导运算放大器OTA(Operational Ttansconoluctance Amp-lifier)为核心的调制器是Sigma-Delta模数转换器电路中的模拟电路部分。其结构选择和电路参数设计都极大影响着整个模数转换器所达到的速度和精度。
这里提出了一种用于16位三阶单环CIFB型Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器设计方案，其电路仿真结果显示，该设计性能指标达到该调制器所需要求。
1 电路性能要求及结构参量1．1 跨导运算放大器指标分析
运放的有限增益会引起相位偏移，从而将造成噪声传输函数(NTF)的零点偏离正常位置。三阶单环CIFB型Sigma-Delta调制器是用巴特沃兹三阶滤波器实现的，这种结构的优点是对系数不敏感，允许系数和零极点位置。三阶单环CIFB型Sigma-Delta调制器是用巴特沃兹三阶滤波器实现的，这种结构的优点是对系数不敏感，允许系数和零极点存在较大的容差，因此对运放的增益要求较低。通常运放增益大于60 dB就不会影响调制器的性能。
积分器的输出电压需要一定的建立时间，一部分是非线性转换时间tSR，取决于运放的压摆率，另一部分是线性建压时间tL，取决于运放的单位增益带宽。为了防止谐波出现在输出中，积分器的输出必须在半个时钟周期内建立
图1为三阶单环调制器行为级仿真模型，根据图l的行为级综合结果，只有OTA的压摆率大于40 V／μs，单位增益带宽大于50 MHz才能满足式(1)的要求。
1．2 电路结构考虑
跨导运算放大器主要有两级运放、增益增强型、套筒式共源共栅和折叠式共源共栅等。其中，在两级放大结构中，次极点频率由负载电容决定，使其带宽较小，速度受到限制，且功耗较大，电源抑制比和共模抑制比较差。套筒式共源共栅结构具有频率特性好、功耗低等特点。然而，在低电源电压下，其输出摆幅和共模输入范围难以达到预期要求。增益增强型运放，虽然有着很高的直流增益但有着巨大的功率消耗，并不适用于该系统设计。综合考虑，采用速度较快，输出摆幅较大，共模输入范围广，性能折中的折叠式共源共栅结构。
2 电路分析与设计2．1 折叠式共源共栅跨导运算放大器
折叠式共源共栅跨导运算放大器的输入管有两种选择，NMOS输入对管具有较高的跨导，能使运放达到较高的直流增益，但需要采用PMOS作为共源共栅管。在同样的偏置条件下，PMOS管的跨导为NMOS管的40％～50％，从而限制了运算放大器的次极点频率。如果采用PMOS作为输入级，运放则具有较低的噪声和较高的次极点频率，噪声较低，但直流增益较小。由于本设计对直流增益要求不高。故采用PMOS输入。跨导运算放大器结构如图2所示。
VM1和VM2是PMOS输入差分对管将输入差分电压转化成差分电流，经VM5和VM6后产生输出电压。VM11为长尾电流沉为输入差分对管提供静态工作电流，同时，提高输入共模抑制比(CMRR)。对电路进行小信号分析，可得到折叠共源共栅运放的直流增益
式中，r0为MOS管小信号输出电阻，与沟道长度成正比；gm是MOS管的跨导。
该运放的主极点为
在只考虑主要的电容即VM5的栅源电容时，次极点为
由式(5)可知，改变电路工作电流与负载电容同样可以改变SR。本设计中负载电容CL取5pF，考虑到运放工作的稳定性。必须保证运放的相位裕度PM大于60°。增大工作电流，将提高运放的直流增益与单位增益带宽GBW，同时提高SR，但会导致PM下降电路功耗增加。所以运放的工作电流应进行折中考虑。2．2 共模反馈电路
全差分运放中运放反馈回路只提供差模电压而不提供共模电压，需要运用共模反馈电路(CMFB)来稳定差分输出信号的共模电压，此电路如图3所示。
Sl、S2为两相不重叠时钟信号。Vout为运放的输出电压信号。Vcm为运放共模输出电压的期望值，此处为输入信号。Vb4为共模反馈电路的调节电压，此处连接运放VM3、VM4的栅极，Vb4与Vout在运放中构成负反馈。Vbais为Vb4期望电压值。在时钟S1工作时，S2断开，C1两端充电，电荷量为Q1=2C1(cm／Vbais)。同时电容C2两端电荷总量为Q2=C2(Vout+ +Vout- -2Vb4)，时钟S2工作时，C1与C2并联，此时电路中电容的总电荷量为：
根据电荷守恒定律可得Q1+Q2=Q3，即：
若运放实际输出共模电压大于理想值Vcm，则Vb4增大，Vout减小；若运放实际输出共模电压小于理想值，则Vb4减小，Vout增大。共模反馈电路通过改变运放的栅极电压，利用负反馈实现运放共模输出电压的稳定。根据式(6)可得：C1与C2分别为0．1 pF和0．4 pF。
3 仿真结果与分析
基于SMIC 0．18μm PDK设计了全差分折叠式共源共栅跨导运算放大器，并完成了版图设计，如图4所示。
通过Spectre对该运放进行仿真分析，在工作温度为27℃，工作电压为1．8V，负载电容为5 pF的条件下，得到的幅频特性曲线如图5所示。直流增益为72dB、单位增益带宽为91．06 MHz，相位裕度为83．4°，电路达到稳定状态。
表l对采用相同电路结构的文献，文献和本设计进行性能比较。可见该设计具有良好的综合性能。
基于SIMC O．18μm CMOS混合信号工艺制程设计的用于Sigma-Delta调制器的全差分折叠式共源共栅跨导运算放大器，通过对电路参数的优化，无需增加电路的复杂度，在1．8 V的低压供电环境下取得良好的综合性能，完全满足Sigma-Delta调制器实际应用需要。
来源： 作者： 更新时间： 11:59:29 点击数： 107
相关教程????
??????????????????????????????????????????????????????????????????????????????????????????
销售公司：上海恒客贸易有限公司&电话：&传真：021-&QQ：&Email：买电器网 版权所有 Copyright & 2016 网站制作：采用增益提高技术的两级放大器的设计
2.4 运算放大器整体电路结构
图6 为本文所设计的运算放大器的整体电路.各个端口定义为：VDD 为工作电压;GND 为电源地;Vin1 为正相输入端;Vin2 为反相输入端;Vout 为输出端;电阻Rm=1 k&O，电容Cm=4 pF.Iref 为10 &A 的电流源.为了使在闭环电路中反馈运算放大器的输入端的信号幅度和相位不使该信号在环路中产生振荡，在电路的增益提高级和输出级之间添加了密勒补偿电容和补偿电阻.电路的第一级为采用增益提高技术的共源共栅结构，其输出电阻很大，所以主极点在第一级的输出端.采用密勒补偿电容Cm 把主极点向低频移动，非主极点向高频移动来实现极点分离.采用补偿电阻Rm 来改善零点的频率，从而使运算放大器达到稳定.表1为整个运算放大器的各个管子的尺寸参数.
3 电路仿真结果
采用Cadence公司的仿真工具spectre,仿真模型采用Chartered 0.35 &m,3.3 V 工艺BSIM3V3 模型对所设计的运算放大器进行了仿真.增益和相位仿真结果如图7所示，增益为125.8 dB,增益带宽积为2.43 MHz,相位裕度为61.2&.
在仿真过程中，对CMRR 的仿真采用了简化的仿真办法，仿真的是实际数据的倒数.从图8 中可以看出，低频共模抑制比(CMRR)为96.3 dB.
表2 为所设计的运算放大器与其他两级运算放大器性能的比较.
本文采用Cadence公司的仿真工具spectre,仿真模型采用chartered 0.35 &m 工艺对所设计的采用增益提高技术的折叠式共源共栅两级放大器进行了DC,AC及瞬态分析，仿真结果表明，本文所设计的两级运算放大器具有125.8 dB的直流开环增益，与采用类似技术的其他放大器相比，其增益可达到最大.在1 pF的负载电容条件下，运放的单位增益带宽积为2.43 MHz,相位裕度为61.2&，共模抑制比96.3 dB,使电路达到了稳定状态，并且模拟结果达到了预期的效果.
全球能源互联网版权声明：凡注明来源为“全球能源互联网：xxx（署名）”，除与全球能源互联网签署内容授权协议的网站外，其他任何网站或者单位未经允许禁止转载、使用，违者必究。如需使用，请与我们联系；凡本网注明“来源：xxx（非全球能源互联网）”的作品，均转载与其他媒体，目的在于传播更多信息，但并不意味着全球能源互联网赞同其观点或证实其描述，文章内容仅供参考。其他媒体如需转载，请与稿件来源方联系，如产生任何问题与本网无关，想了解更多内容，请登录网站网站查看。
(16-10-29)
(16-10-28)
(16-10-28)
(16-10-26)
(16-10-23)
(16-10-21)
(16-10-21)
(16-10-21)
(16-10-21)
(16-10-19)
2015储能大会：聚焦前沿科技 推动应
电池储能角斗场 比亚迪未来之战
比亚迪总部探访 从电池技术谈造特斯
大容量电池储能系统的技术分析 磷酸
第六届中国国际储能电站大会4月圆满
科陆电子：勇攀世界级能源服务商高
战略合作联系
投稿邮箱：
广告合作热线：+86
微信公众账号：&&&&CMOS模拟IP线性集成电路
钻石会员自营订单满49元（含）免运费
其他会员自营订单满59元（含）免运费
不足金额订单收取运费5元起
邀请好友参加吧
版 次：1页 数：363字 数：580000印刷时间：日开 本：16开纸 张：胶版纸印 次：1包 装：平装是否套装：否国际标准书号ISBN：3所属分类：&&&
下载免费当当读书APP
下载当当读书APP，免费阅读万本电子书。
本商品暂无详情。君，已阅读到文档的结尾了呢~~
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
共源级放大器设计实验报告
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口}