为什么我的电脑cpu主频在不同时候显示不一样，甚至相差过半？如有? - 爱问知识人
(window.slotbydup=window.slotbydup || []).push({
id: '2491531',
container: s,
size: '150,90',
display: 'inlay-fix'
cpu主频在不同时候显示不一样，甚至相差过半？如有时1800MHz,有时为900MHz。有没有办法解决？
你的应该是笔记本吧？笔记本CPU如果采用Pentium-M处理器或更高级的处理器，其具有自动降频功能，就是视实际CPU使用情况和实用的电源不同，通过调节CPU的运行频率来达到节能、减少功耗的目的。这类CPU采用根据AMD或INTEL的型号不同，采用不同的实现技术，根据CPU及系统负载来调节CPU的频率和功耗的功能，并可能加入多个中间工作模式，如300MHz，600MHz，800MHz等等，电源管理方案应用将更加灵活。
如果你的CPU应该是Pentium-M以上主频1.8G的，在需要的时候自动降频至900MHz，应该算是正常的~~~如果是台式机的CPU用在台式机当中，则只能认为是显示错误，很难说是CPU的硬件问题，建议你用些系统硬件测试工具再查看一下，是否都显示900MHz，补充问题才好。
处理器设计的一项省电技术。简单的说，他能使处理器在使用电池的状态下自动降低时钟频率和核心电压，从而达到省电的目的。在Windows XP操作系统中已经内置了对于Speed Step technology的支持
您的举报已经提交成功，我们将尽快处理，谢谢！
操作系统：Windows98/ME/2000/XP
　　中央处理器：奔腾II 400 MHz以上，建议600MHZ或以上
　　内存：128M，建议256M或...
大家还关注为什么同是酷睿I5，但是CPU频率不一样_百度知道同一台电脑，使用频率相同的内存，用CPU-Z测试实际频率却不一样，是为什么？同一台电脑，使用频率相同的内存，用CPU-Z测试实际频率却不-知识宝库
你可能对下面的信息感兴趣为什么同样主频下，x86 CPU 的处理能力比 ARM CPU 强大？
说的是对的，但我要补充它忽略的几个X86（intel）的巨大优势。恕我直言，但其它人说得都是比较表面。（这个答案只是抛砖引玉也好，什么都好。业余也确实是，我不是做IP设计的，有问题请明确指出）。update：30/12/2013=============================================这个答案并不完美和准确，因时间关系，我暂时来不及重新整理。请务必看评论，但是很高兴能吸引到跟多的真知。我要表达的一个核心观点是：任何技术，都无法一剑封喉。处理器设计是一个极其庞大的系统工程。我下面要说的这几个技术，是相辅相成的，并不能割裂开来看，因为这些技术，是对处理在进行指令执行时，慢下来的地方进行逐一加速的方法。cache管理能力cache管理能力x86之所以强大，不如说是intel之所以强大，是因为intel投入了大量的人力物力在这方面进行研究和创新。这一点，可能是AMD永远只能望其项背的。AMD的CPU设计，大多依赖与开发套件自动生成，而intel，则是工程师进行手工调优。（这句话的出处我还要找一下来源）换句现在流行的话来说，intel在设计CPU时，有一颗工匠的心。cache管理能力有多重要？cache是连接CPU于内存，其它元器件的最快的设备，几乎是所有数据的毕竟的通道。这样想，在一个极其繁忙的十字路口，是一个优秀的交警的作用大，还是巨大的交通灯的作用大？cache管理能力的也直接影响了下面的分支预测，因为分支预测的实际作用，还要依赖于cache管理的效能来决定。分支预测能力x86处理的实际处理分2层，一层是CISC，另外一层是从奔腾/pro开始引入的CISC转RISC，即重新对指令集进行分解和解码的过程（这里描述对于很了解的人可能不是很准确，但是限于篇幅，只能简化地形容了）。X86很早就不是单纯的CISC，它吸收了很多其他CPU的优点。译码就之后就是执行，实际指令执行之前，CPU就干等着吗?大段的指令在长长的流水线上，被译码之后，CPU另外一个叫分支预测的单元开始判断哪些指令可以提前执行，哪些可以并行执行，哪些指令需要的数据可以提前提取，哪些指令执行的结果目标的存放位置等等。正式由于强大的cache管理能力，所以分支预测的准确度，和执行速度，都可以先人一步。intel说它的准确度可以高达90%以上，也就是说，CPU提前知道了操作系统下一步需要完成的动作。ARM这些时间的频率突然变高，是因为流水线的级数增加的提高，这个事情intel在P3-P4的阶段也做过。当然，这一次ARM没有变态地让流水线增加到31级。ARM11开始提高了流水线，也引入了分支预测，但是以上这些技术精度和深度都是现在ARM的设计厂商现在所不具备的东西。所以同频的情况下，x86要优于ARM。by先说分支预测。分支预测不是在译码之后，而是在整个流水线的几乎最前端，也就是取指令的地方就开始做了，那个地方一般放着BTB和第一级分支预测器，译码阶段的流水线会放着第二级预测器，现在一般是这种两级结构，另外是多层复合结构，也就是间接跳转分支预测，返回栈预测……多种预测器复合起来，由BTB的分支种类bit来指示使用哪个预测器，或者是用锦标赛分支预测器的做法，用一个2bit计数器来判断哪个预测器最近结果最准。分支预测器里面通常都需要铺开非常大的记录表（参见ISCA 91~93 Yale N.Patt组发的论文），这个记录表的大小直接关系到预测准确率，x86处理器的面积和功耗预算都远高过ARM，面对这些需要铺表的地方通常可以比较大手大脚，ARM就不行，这也是一个原因。分支预测只预测指令流走向，不会预测【哪些可以并行执行，哪些指令需要的数据可以提前提取，哪些指令执行的结果目标的存放位置】，这些是交给乱序执行来做的。分支预测和多发射、乱序执行关系很紧密，因为乱序多发射以后碰到的指令流分叉会很多，分支预测越强，分支的干扰越小。80年代~90年代中后期对分支预测的狂热研究的出发点就是，未来的CPU将会往激进的多发射方向发展，因此对分支预测的研究会很有用 —— 他们赌对了。多发射（multi-issue）待补充。。。。。。其实这一切，也可以理解为Intel对CPU的设计水平要优于采用ARM指令集的厂商。换句话说，有一天，Intel即使要改用ARM指令集，也非常可能做得比现在的厂商要好。因为这不是指令集，不是标准的规范，不是一份paper，每个公司都可以到照方抓药就完事的。它是一个团队，对于处理器技术的深入研究，所做的细微的，精确的创新。
楼主只是有一个问题没搞明白：主频与性能的关系，楼上几乎所有人都犯了一个错误：单纯的主频与性能的比较来说，与CISC/RISC架构是无关的。主频是什么？主频是CPU的一秒钟的时钟周期，而楼主的最需要纠正的观点是：主频不等于一秒钟执行的指令个数。甚至在同一个厂商的产品中，主频的高低都不是执行指令速度的衡量指标。主频只是影响性能的指标但不是性能的决定性指标。下面是技术细节的分析：关于intel CPU里每条指令的执行周期，可以参考这个官方文档：在Appendix C里有详细的描述，我这里截取部分：（注：表中列出的应该是最新的CPU架构下的性能）ADD/SUB执行周期是0.5-1INC/DEC执行周期是1MOV执行周期是0.5-1PUSH/POP的执行周期是1.5CALL/RET是5个周期浮点指令的周期一般都是3-5左右乘除指令周期都很长，一般都在10以上。也就是说一个2G主频的intel CPU（估计要core2和以后的架构），一秒钟可以执行2G条INC指令，并且是在没有启动流水线等任何优化的情况下，而如果采取流水线并发的话（intel指令集里的指令转化为微指令以后都是可流水化的，自己去读手册），可以把性能再提高3倍，也就是6GHz。---------------intel和arm的分割线---------------再看ARM架构下，ARM的资料我找不完整，以ARM7为例，ARM7是三级流水，加减运算都是1个周期（吞吐率是三倍，与intel相同），LDR（相当于intel里的MOV）则需要2-8个周期。所以，即使是同等主频下，intel的某些指令是比ARM还要快的（当然，有些指令也会更慢）---------------RISC和CISC的争论---------------既然有人提了，那么就说说这个问题：RISC-精简指令集的一个特点是指令等长，32位CPU都是32位的指令；CISC-复杂指令集的区别就是一个指令可能是8位，16位，24位，32位，40位……甚至有超长指令的情况。RISC的CPU设计更简单，因为指令是等长的，而CISC指令不等长，CPU更复杂。但是RISC有一个可以说是很严重的缺陷，处理常数的立即数和地址的时候代价比CISC要高。写一个最简单的C函数:int abcd(){
register x = 0x;}编译成intel x86汇编是：.text:
ebp, esp.text:
eax, h.text:080035DA
ebp.text:080035DB
retn编译成ARM CORTEX-A7的汇编是：.text:0000429C
R12, SP.text:
SP!, {R11,R12,LR,PC}.text:
R11, R12, #4.text:
R5, #0x7800000.text:000042AC
R1, #0x.text:
R0, R3.text:
SP, {R11,SP,PC}因为ARM一条指令是32位，所以ARM无法一次性载入一个32位立即数，至少要分成两部来做，这样就比x86汇编慢，同样，对于一个32位的偏移地址也是一样，虽然ARM寄存器多，但在多数单条指令上，ARM性能不占优势。---------------总结---------------1、主频跟指令速度无关，指令执行个数=主频/指令时钟周期；2、ARM在时钟上不占优势，甚至有些处于劣势；3、ARM指令在编译后，指令个数比intel的更多。所以以上三条就可以看出来，同主频下，单位时间里ARM执行的有效指令都比intel的要少，所以处理能力上必然有差异。至于缓存什么的，intel做的比ARM稍微好点，就更增加了二者的差距。当然了，我不是说ARM的不好，ARM架构在省电方面做的很强。-完-
最终体现的快和慢不是由主频决定的，它还包括，但不限于：On-die cache 的大小和效率；Out-of-order, in-order 策略；流水线长度；运算器件的冗余和利用效率（hyper-thread）；Vectorization 的支持和编译器优化。说个有意思的。有家既自己做编译器，又做手机操作系统，但是不做 CPU 的公司（禁止猜想），程序跑得死慢。招见 CPU 的支持。CPU 厂家的人来了，接上调试设备一分钟之后说，您家的编译器优化太好了，几条指令一个长 jmp 把 cache 搞失效，然后大笑出门。
为什么你们不说晶体管数量。
同晶体管数下（小规模低功耗范围） arm比x86强大
这个取决于微架构的选择：1. 这个芯片是否是一个超标量的CPU；2. 是否支持乱序执行；3. 分支预测等有多深有多大；4. 你的L1 cache有多大，有多少way；5. L2、L3的大小最后，性能都是有代价的
没有最好的只有最合适的。ARM的宗旨是在能够满足需要的情况下功耗要低，芯片成本（面积）也要最低。最好的评估方法是在某个场景约束下（比如功耗要求，散热要求，芯片面积等）性能最佳，也就是PPA
如果单单比较主频的话，也不能得出这个结论。例子很简单，都是1.3GHz单核，我相信现在大部分的ARM处理器，还是可以秒杀我家老电脑的铜矿和图拉丁的赛扬的。如果是同样的指令执行速度（单位MIPS，百万指令每秒）的话，那么是很有可能的，这个是来自于CISC（复杂指令集计算机，以x86为代表）和RISC（精简指令集计算机，以ARM、PowerPC为代表）的区别。计算机需要完成许多功能，这些功能可以通过编程（软件方式）实现，也可以通过指令（硬件方式）实现，而显然，通过硬件方式实现显然是会比软件方式要快的。所以在CISC计算机中，会集成有大量的指令集，这些指令都可以完成复杂的功能，比如我们常用的x86的CPU，里面包含了许多多媒体指令，可以提高计算机处理多媒体信息的速度。不过，指令集数量的增加也是使得电路的复杂度大大提高，解码部件也越来越复杂。而实验表明，计算机有80%的时间在使用20%的指令集，于是就有了RISC的想法。通过简化指令集，提供CPU处理各条指令的速度，以便高速完成大部分任务，而对于少部分的任务，可以多花费一些时间的代价，通过软件方式去完成。所以，因为CISC的指令比较复杂，完成的功能比较多，每一条指令（平均）完成的计算量，是CISC比较多，即相同的指令执行速度的情况下，CISC胜于RISC。而主频，只有在相同架构下才能和速度有关系，不同架构下直接比较主频意义不大。
因为x86是CISC，ARM是RISC，同样一个较为复杂的功能（例如XLAT字节查表转换、IDIV整数除法，或者MMX、SSE、3DNow等），x86有专门的逻辑电路只用一条指令在几个周期之内就完成了，ARM得用很多条指令在多个周期内完成。此外，x86还得处理不同指令、数据之间的对齐问题，会花费较多的时间；而ARM指令都是32位对齐的。当然，这取决于大部分时间进行何种计算。如果非要在同频率条件下比较，现在的ARM是不是需要和386~586时代的x86对比？就像你问孙悟空和变形金刚、关羽和鲁智深谁更厉害的问题类似。但是，如果都是以大量简单的逻辑、加或乘运算为主，再考虑功率问题，ARM完胜。
很多人在回答当中提到了ISA的区别对两者性能（题主并未给出处理能力或者说性能的定义）的影响，如果问题涉及到了RISC与CISC的这种对比，我建议一篇文章，HPCA2013上的，“Power Struggles: Revisiting the
RISC vs. CISC Debate on Contemporary ARM and x86 Architectures”，我觉得对这个问题有一定的参考意义，对这个问题，文章的观点认为：X86的设计目的是Performance-optimized，所以X86有最好的性能（以MIPS而言），这一切与指令集是RISC还是CISC无关。
已有帐号？
无法登录？
社交帐号登录}