扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
计数电路设计与制作
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='/DocinViewer-4.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口74LS90芯片做二十四进制的时计数器原理_百度知道
74LS90芯片做二十四进制的时计数器原理
片2的QD连接其R1端和片1的R1端；片1的QC连接其R0和片2的R0两片7490都设置成五进制。假设两片7490是左右摆放，右边为片2，构成25进制计数器，左边设为片1.片1的CPB连接片2的片1的QB与QD与后的结果，然后遇24清零
其他类似问题
按默认排序
其他2条回答
置数均采用同步方式的有74LS163. 计数器可利用触发器和门电路构成.4,异步二进制加法计数器 分析图7,再用n个CP脉冲又可实现串行输出操作.4 寄存器和移位寄存器 寄存器是由具有存储功能的触发器组合起来构成的,用来存放二进制数据或代码的电路称为寄存器,是一种基本时序电路.双向移位寄存器 M=0时右移 M=1时左移 3;1&quot: 74LS90(290),不必设置初态,能自启动的4位环形计数器 状态图:0000-1时,使输出端上的状态按一定时间,需要利用清零端或置数控制端.集成十进制同步加&#47,利用反馈归零法获得N(任意正整数)进制计数器 方法如下,计数器状态保持不变:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器,即将FFn-1的输出接到FF0的输入端D0.1 异步计数器 一. 二,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路,加在并行数据输入端的数据D0～D3,也可以串行输入,运算和控制,这样电路才能实现计数,即由两个独立的计数来构成整个的计数器芯片. 状态图,不仅可将串行数码转换成并行数码. 2,计数器型顺序脉冲发生器 计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成,异步方式的速度较慢: 2. (2)CT74LS161的逻辑功能 ①=0时异步清零.10所示,并行输出. (1)电路结构框图和逻辑功能示意图 (2)逻辑功能 如下表7:,串行输出,即N=n 2,集成异步计数器CT74LS290 为了达到多功能的目的.基本寄存器的数据只能并行输入. 7,而74162采用的是同步清零方式,数据可以并行输入. ④==1且CPT·CPP=0时.任何现代数字系统都必须把需要处理的数据和代码先寄存起来,74163相同,异步计数器一般没有专门的进位信号输出端,但状态利用率低.C0=0 ②=1. ·画连线图,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器.通常采取的方法是,并行输出,还可以并行输入,扭环形计数器 1,将轮流地出现矩形脉冲. 1.4 顺序脉冲发生器 在数字电路中.7 7;或&quot,计数器状态保持不变,可以依次右移或左移. 实现环形计数器时.在CR=1,74LS197.3 移位寄存器的应用 一,分频外,串行输出,能自启动的4位扭环形计数器 7,串行输出,因此会产生竞争冒险.74192是双时钟集成十进制同步可逆计数器.单向移位寄存器 四位右移寄存器,在输入计数脉冲CP的作用下, 构成一个闭合的环,即有.功能如教材表7,需要采取措施消除: 单向移位寄存器中的数码,计数器状态保持不变: 输入 现态 次态 说明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 连续输入4个1 单向移位寄存器具有以下主要特点:由模2和模5的计数器组成.基本寄存器只能并行送入数据.前面介绍过的环形计数器的输出就是顺序脉冲,不同之处是74LS163采用同步清零方式: 2,到大型数字电子计算机;减计数器 二:根据起始状态设置的不同. 4.集成双向移位寄存器74LS194 CT74LS194的引脚排列图和逻辑功能示意图;清零采用异步方式.但在实际工作中. 2,用途也很广,需要时也只能并行输出: (2)送数.4.2 同步计数器 一,即将FFn-1的输出Qn-1接到FF0的输入端D0,即异步方式.3.另一种级间采用并行进位方式;),集成十进制同步加法计数器CT74LS160 (1)CT74LS160的引脚排列和逻辑功能示意图 图7; 74LS93 : (1)写出状态SN的二进制代码:74LS290 (1)100进制计数器 (2)64进制计数器 2. 在数控装置和数字计算机中.5 同步时序电路的设计(略) 7)按计数增减分.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移.等等) 试用CT74LS161构成模小于16的N进制计数器 5,或者轮流为0,即求异步清零端(或置数控制端)信号的逻辑表达式,清零.移位型顺序脉冲发生器没有竞争冒险问题,环形计数器的有效状态可以循环移位一个1;均采用异步方式的有74LS193.1 基本寄存器 概念.3 移位寄存器的应用 一,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为&quot.4:在数字电路中,集成同计数器 1.通常采取的方法是. 若串行输入端状态为0;减计数器CT74LS190 其逻辑功能示意图如教材图7.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移.4. 集成计数器小结,加&#47,还广泛用于数字测量,能自启动的4位扭环形计数器 7,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器,以便随时取用,清零,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连,74162的引脚排列图,74LS192,按照BCD码进行同步十进制计数,CP上升沿送数;清零采用异步方式.3,74LS190.4,此后可从Q0～Qn-1端获得并行的n位二进制数码.在用集成计数器构成N进制计数器时.4.CR=1时. 1,需要采取措施消除,并行输出.同步计数器级联的方式有两种.4,运算和控制:74161 (1)60进制 (2)12位二进制计数器(慢速计数方式) 12位二进制计数器(快速计数方式) 7,在CP脉冲操作下,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲,从小型数字仪表,往往需要机器按照人们事先规定的顺序进行运算或操作,能按一定时间. ③==1且CPT=CPP=1时,单拍工作方式基本寄存器 无论寄存器中原来的内容是什么.双拍工作方式基本寄存器 (1)清零. 74190是单时钟集成十进制同步可逆计数器,而且要求这些控制信号在时间上有一定的先后顺序,需用n个触发器来构成: 2,往往需要机器按照人们事先规定的顺序进行运算或操作. 注:74LS163的引脚排列和74LS161相同,集成同计数器 1;有的只具有异步清零功能.此外,即异步方式,可以依次右移或左移,主要是利用集成计数器来构成. 集成计数器小结,是一种基本时序电路,即将FFn-1的输出Qn-1接到FF0的输入端D0. 结构特点. 寄存器分为基本寄存器和移位寄存器两大类,这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲. ④==1且CPT·CPP=0时,可以选择合适的进位或借位输出信号来驱动下一级计数器计数,并行输入: ◎由CT74LS194构成的顺序脉冲发生器 见教材P233的图7. ④==1且CPT·CPP=0时. 顺序脉冲发生器分计数型和移位型两类,=0时同步并行置数,从高位到低位的输出为.基本寄存器只能并行送入数据,异步方式的速度较慢,或将并行数码转换成串行数码;有的只具有异步清零功能.CT74LS290的情况如下. 工作原理:六个状态,如CC4520,反馈置数法获得N进制计数器 方法如下,特别是移位寄存器.双向移位寄存器 M=0时右移 M=1时左移 3,同步十进制加法计数器 8421BCD码同步十进制加法计数器电路分析 三.其中环形计数器的输出就是顺序脉冲.另一种级间采用并行进位方式.移位型顺序脉冲发生器没有竞争冒险问题:根据起始状态设置的不同.一个触发器可以存储1位二进制代码,其引脚排列图和逻辑功能示意图与74191相同. 举例,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连.功能如教材表7. (2)CT74LS161的逻辑功能 ①=0时异步清零.10所示.5 同步时序电路的设计(略) 7. 二;均采用异步方式的有74LS193. ·求归零逻辑: 驱动方程. n位单向移位寄存器可以寄存n位二进制代码;减计数器CT74LS190 其逻辑功能示意图如教材图7.即有,CP上升沿以外时间,逻辑功能示意图与 CT74LS160的引脚排列图和逻辑功能示意图 (2)CT74LS160的逻辑功能 ①=0时异步清零,用来存放二进制数据或代码的电路称为寄存器:. 一.计数型顺序脉冲发生器状态利用率高. ·求归零逻辑: (2)送数.3,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连;0&quot. 在数控装置和数字计算机中. 7.单向移位寄存器 四位右移寄存器:由模2和模6的计数器组成,因此会产生竞争冒险.CR=0,环形计数器的有效状态可以循环移位一个1,串行输出. 寄存器的应用很广,=0时同步并行置数,7的区别是.3,同步二进制加&#47,可视为(1)1,中规模异步计数器往往采用组合式的结构. 2,74163相同,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为&quot,这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲,需要时也只能并行输出,是任何现代数字系统中不可缺少的组成部分,译码器即将计数器状态译成输出端上的顺序脉冲,反馈置数法获得N进制计数器 方法如下,同步十进制加法计数器 8421BCD码同步十进制加法计数器电路分析 三,到大型数字电子计算机,如CC4520.同步计数器级联的方式有两种. 举例. ④==1且CPT·CPP=0时.同步二进制加法计数器 2:5421码十进制计数时.3.3,移位型顺序脉冲发生器 ◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成,在CP脉冲操作下,计数器型顺序脉冲发生器 计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成,串行输出. 工作原理,十分灵活,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲.15所示,通常可以用本级的高位输出信号驱动下一级计数器计数.4 寄存器和移位寄存器 寄存器是由具有存储功能的触发器组合起来构成的,也可以串行输入.4,除用于计数. 举例,集成十进制同步加法计数器CT74LS160 (1)CT74LS160的引脚排列和逻辑功能示意图 图7,十分灵活.3: (3)保持,CP上升沿送数,不同的是,从小型数字仪表,异步计数器一般没有专门的进位信号输出端.任何现代数字系统都必须把需要处理的数据和代码先寄存起来.2 移位寄存器 1:74161 (1)60进制 (2)12位二进制计数器(慢速计数方式) 12位二进制计数器(快速计数方式) 7: 右移位寄存器的状态表.讲解教材P215的[例7,即求置数控制端的逻辑表达式,故可不加译码电路即可直接作为顺序脉冲发生器:74LS163的引脚排列和74LS161相同,74LS192,置数采用同步方式的有74LS161. 2.3 利用计数器的级联获得大容量N进制计数器 计数器的级联是将多个计数器串接起来: 工作状态 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 异步清零 保 持 右 移 左 移 并行输入 7.集成十进制同步加&#47,逻辑功能示意图与74161.其中环形计数器的输出就是顺序脉冲. 二,串行输入. 顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,CP上升沿以外时间,数据既可以并行输入,就立即被送入进寄存器中. 寄存器的应用很广.4: 集成十进制同步加法计数器74160. 1.4,需用n个触发器来构成,串行输出, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,7是十进制同步加法计数器. 举例:试用CT74LS290构成模小于十的N进制计数器,则n个CP脉冲后,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路,一种级间采用串行进位方式. 顺序脉冲发生器分计数型和移位型两类,串行输入.3 利用计数器的级联获得大容量N进制计数器 计数器的级联是将多个计数器串接起来,而低位计数器的进位输出送高位计数器的计数控制端.3;无效状态,以便随时取用,异步二进制计数器 1.集成双向移位寄存器74LS194 CT74LS194的引脚排列图和逻辑功能示意图,构成一个闭合的环: CT74LS194的功能表,一种级间采用串行进位方式: 集成十进制同步加法计数器74160,即同步方式,以控制系统各部分协调地工作,不同之处是74LS163采用同步清零方式,进而分析出其逻辑功能.3,集成同步二进制计数器CT74LS161 (1)CT74LS161的引脚排列和逻辑功能示意图 注,寄存器便被清零,再用n个CP脉冲又可实现串行输出操作,74160采用的是异步清零方式,这就要求机器的控制部分不仅能正确地发出各种控制信号,即将FFn-1的输出接到FF0的输入端D0,除用于计数.即有,串行输入,而7是4位二进制(16进制)同步加法计数器.7 7,一定顺序轮流为1,以获得计数容量更大的N进制计数器,能按一定时间;74LS90则具有异步清零和异步置9功能. 三,以获得计数容量更大的N进制计数器,可将寄存器分为基本寄存器和移位寄存器两大类: 状态方程,并行输入,主要是利用集成计数器来构成.n个CP脉冲即可完成串行输入工作,7的区别是,即同步方式,但由于每次CP信号到来时,并行输出,可能有两个或两个以上的触发器翻转. 寄存器分为基本寄存器和移位寄存器两大类: 时钟方程. 4;减法计数器. 7. ◎时序图,其引脚排列图和逻辑功能示意图与74193相同. 74190是单时钟集成十进制同步可逆计数器,同步二进制减法计数器 3; 触发器的形式: 时钟方程. 顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,同步二进制计数器 1,可能有两个或两个以上的触发器翻转. 状态图,构成一个闭合的环,同步二进制加&#47,不必设置初态: 驱动方程. 注;).6和图7,并行输出,其引脚排列图和逻辑功能示意图与74193相同,就立即被送入进寄存器中. 举例,或者轮流为0. 举例,其引脚排列图和逻辑功能示意图与74191相同,移位型顺序脉冲发生器 ◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成.作为时间基准的计数脉冲由计数器的输入端送入;1&quot,这就要求机器的控制部分不仅能正确地发出各种控制信号: ·写出状态SN-1的二进制代码,译码器即将计数器状态译成输出端上的顺序脉冲. 1,而低位计数器的进位输出送高位计数器的计数控制端,通常可以用本级的高位输出信号驱动下一级计数器计数.在用集成计数器构成N进制计数器时.CR=0,使输出端上的状态按一定时间.此外,也可以循环移位一个0,用途也很广,74LS160, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,并行输出,按照4位自然二进制码进行同步二进制计数,即有. 注;或&quot,或将并行数码转换成串行数码.4,可以选择合适的进位或借位输出信号来驱动下一级计数器计数. 分析方法.移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移. 7:由逻辑图到波形图(所有JK触发器均构成为T&#47. (2)求归零逻辑(写出反馈归零函数).移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移. 7: 工作状态 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 异步清零 保 持 右 移 左 移 并行输入 7. ·画连线图.C0=0 ②=1,并行输出,让电路跳过某些状态来获得N进制计数器. n位单向移位寄存器可以寄存n位二进制代码,存放n位二进制代码的寄存器.双拍工作方式基本寄存器 (1)清零: 2,7是十进制同步加法计数器;74LS90则具有异步清零和异步置9功能.即当连续输入CP脉冲时. 结构特点,即采用串行进位方式来扩展容量,特别是移位寄存器.扭环形计数器的进制数 N与移位寄存器内的触发器个数n满足N=2n的关系 结构特点为,不仅可将串行数码转换成并行数码:,串行输入,单拍工作方式基本寄存器 无论寄存器中原来的内容是什么:CT74LS90的功能与CT74LS290基本相同,一般由计数器(包括移位寄存器型计数器)和译码器组成.6 数字系统一般故障的检查和排除(略) 本章小结 计数器是一种应用十分广泛的时序电路.6 数字系统一般故障的检查和排除(略) 本章小结 计数器是一种应用十分广泛的时序电路,74LS190,寄存器便被清零,异步清零.CR=1时. 2.n个CP脉冲即可完成串行输入工作,但由于每次CP信号到来时: (3)保持,是任何现代数字系统中不可缺少的组成部分,让电路跳过某些状态来获得N进制计数器, 构成一个闭合的环. 由JK触发器组成的4位异步二进制减法计数器的工作情况分析略,并行输出.即当连续输入CP脉冲时,74LS197,并行输出,而且要求这些控制信号在时间上有一定的先后顺序: 由74LS194构成的能自启动的4位环形计数器 时序图 二.在CR=1: ◎由CT74LS194构成的顺序脉冲发生器 见教材P233的图7,74LS160,74LS191,寄存器内容将保持不变,需要利用清零端或置数控制端,=0时同步并行置数.等等) 试用CT74LS161构成模小于16的N进制计数器 5,计数器状态保持不变,几乎无所不在,环形计数器中各个触发器的Q端或端. 一: CT74LS194的功能表. 实现环形计数器时:74LS290 (1)100进制计数器 (2)64进制计数器 2,环形计数器中各个触发器的Q端或端.1],即N=n 2,环形计数器 1,还广泛用于数字测量. 计数器可利用触发器和门电路构成. CT74LS290则具有异步清零和异步置9功能. 7: 状态方程,在输入计数脉冲CP的作用下,异步二进制减法计数器 减法运算规则.1 基本寄存器 概念.计数型顺序脉冲发生器状态利用率高,存放n位二进制代码的寄存器,可将寄存器分为基本寄存器和移位寄存器两大类,再由波形图到状态表,也可以循环移位一个0;0&quot: 右移位寄存器的状态表,异步清零,则n个CP脉冲后.15所示,74162的引脚排列图,能自启动的4位环形计数器 状态图,扭环形计数器 1.如. 若串行输入端状态为0,几乎无所不在. 7. ③==1且CPT=CPP=1时. ③==1且CPT=CPP=1时.但在实际工作中. ◎时序图,故可不加译码电路即可直接作为顺序脉冲发生器. 2.作为时间基准的计数脉冲由计数器的输入端送入: ·写出状态SN-1的二进制代码;减计数器 二: 由74LS194构成的能自启动的4位环形计数器 时序图 二. 寄存器是用来存放二进制数据或代码的电路:在数字电路中.一个触发器可以存储1位二进制代码,即求置数控制端的逻辑表达式.基本寄存器的数据只能并行输入.4 顺序脉冲发生器 在数字电路中,串行输出,且后一级触发器的时钟脉冲是前一级触发器的输出Q),寄存器内容将保持不变,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲:在4位异步二进制加法计数器的基础上经过适当修改获得,还可以并行输入,以控制系统各部分协调地工作: 单向移位寄存器中的数码,=0时同步并行置数. 实现扭环形计数器时,即采用串行进位方式来扩展容量,串行输入; 74LS92 ,而74162采用的是同步清零方式.1所示.3. (集成计数器中,而7是4位二进制(16进制)同步加法计数器.3 CT74LS160的引脚排列图和逻辑功能示意图 (2)CT74LS160的逻辑功能 ①=0时异步清零,故可不加译码电路就可直接作为顺序脉冲发生器.1 由JK触发器组成的4位异步二进制加法计数器. ③==1且CPT=CPP=1时,必须设置适当的初态;0,置数均采用同步方式的有74LS163,异步十进制加法计数器 由JK触发器组成的异步十进制加法计数器的由来,一般由计数器(包括移位寄存器型计数器)和译码器组成,置数采用同步方式的有74LS161,74160采用的是异步清零方式.C0=0 ②=1,必须设置适当的初态,数据既可以并行输入,并行输出.2 移位寄存器 1,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连.扭环形计数器的进制数 N与移位寄存器内的触发器个数n满足N=2n的关系 结构特点为. 7,只要送数控制时钟脉冲CP上升沿到来,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0～D3,数据可以并行输入:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器,环形计数器 1. 举例,一定顺序轮流为1,串行输出,74LS191. 实现扭环形计数器时. 寄存器是用来存放二进制数据或代码的电路,但状态利用率低.3. 按照功能的不同,其余类推,按照BCD码进行同步十进制计数.74192是双时钟集成十进制同步可逆计数器,不同的是: 输入 现态 次态 说明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 连续输入4个1 单向移位寄存器具有以下主要特点.3,故可不加译码电路就可直接作为顺序脉冲发生器:由模2和模8的计数器组成,分频外,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲. 1. (集成计数器中,同步计数器有进位或借位输出端,同步计数器有进位或借位输出端:,将轮流地出现矩形脉冲,按照4位自然二进制码进行同步二进制计数,此后可从Q0～Qn-1端获得并行的n位二进制数码. 有效状态.即有,串行输入. (3)画连线图,这样电路才能实现计数. 按照功能的不同.C0=0 ②=1.6和图7:0000——1001十个状态.3.即有,减法计数器:加法计数器.前面介绍过的环形计数器的输出就是顺序脉冲
用异步清零法
进制的相关知识
您可能关注的推广回答者：
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁12级数电期末复习资料_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
9页2下载券19页免费33页2下载券19页1下载券19页3下载券66页1下载券31页1下载券8页1下载券22页2下载券14页1下载券
喜欢此文档的还喜欢1页免费
12级数电期末复习资料|
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
你可能喜欢模电_十三进制同步减法计数器_序列信号发生器_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
16页2下载券22页1下载券23页3下载券20页2下载券8页3下载券16页2下载券16页2下载券29页免费14页2下载券
模电_十三进制同步减法计数器_序列信号发生器|
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
你可能喜欢电子产业链&&全程电子商务平台
CD4518/CD4520引脚图及引脚功能
CD4518/CD4520引脚图及引脚功能
发布: | 作者: | 来源:
| 查看:145次 | 用户关注：
CD4518 CD4520引脚图引脚符号功能1 9CLOCK时钟输入端7 15RESET消除端2 10ENABLE计数允许控制端3 4 5 6Q1A-Q4A计数输出端11 12 13 14Q1B-Q4B计数输出端8VSS地16VDD电源正
CD4518 CD4520引脚图引脚符号功能1 9CLOCK时钟输入端7 15RESET消除端2 10ENABLE计数允许控制端3 4 5 6Q1A-Q4A计数输出端11 12 13 14Q1B-Q4B计数输出端8VSS地16VDD电源正
本页面信息由华强电子网用户提供，如果涉嫌侵权，请与我们客服联系，我们核实后将及时处理。
电路图分类
&&& 目前，处理器性能的主要衡量指标是时钟}