七段字符显示器_百度知道
七段字符显示器
圆形拨盘由0-9十个数字环形均列。旋转拨盘，显示器对应显示每个数值。这个电路如何设计？
我有更好的答案
按默认排序
适当的光学结构。可构成发光显示器的发光段或发光点。由这些发光段或发光点可以组成数码管、符号管、米字管、矩阵管、电平显示器管等等。通常把数码管、符号管、米字管共称笔画显示器，而把笔画显示器和矩阵管统称为字符显示器。（一）LED显示器结构
基本的半导体数码管是由七个条状发光二极管芯片按图12排列而成的。可实现0～9的显示。其具体结构有“反射罩式”、“条形七段式”及“单片集成式多位数字式”等
（1）反射罩式数码管一般用白色塑料做成带反射腔的七段式外壳，将单个LED贴在与反射罩的七个反射腔互相对位的印刷电路板上，每个反射腔底部的中心位置就是LED芯片。在装反射罩前，用压焊方法在芯片和印刷电路上相应金属条之间连好φ30μm的硅铝丝或金属引线，在反射罩内滴入环氧树脂，再把带有芯片的印刷电路板与反射罩对位粘合，然后固化。
反射罩式数码管的封装方式有空封和实封两种。实封方式采用散射剂和染料的环氧树脂，较多地用于一位或双位器件。空封方式是在上方盖上滤波片和匀光膜，为提高器件的可靠性，必须在芯片和底板上涂以透明绝缘胶，这还可以提高光效率。这种方式一般用于四位以上的数字显示（或符号显示）。
（2）条形七段式数码管属于混合封装形式。它是把做好管芯的磷化镓或磷化镓圆片，划成内含一只或数只LED发光条，然后把同样的七条粘在日字形“可伐”框上，用压焊工艺连好内引线，再用环氧树脂包封起来。
（3）单片集成式多位数字显示器是在发光材料基片上（大圆片），利用集成电路工艺制作出大量七段数字显示图形，通过划片把合格芯片选出，对位贴在印刷电路板上，用压焊工艺引出引线，再在上面盖上“鱼眼透镜”外壳。它们适用于小型数字仪表中。
（4）符号管、米字管的制作方式与数码管类似。
（5）矩阵管（发光二极管点阵）也可采用类似于单片集成式多位数字显示器工艺方法制作。（二）LED显示器分类
（1）按字高分：笔画显示器字高最小有1mm（单片集成式多位数码管字高一般在2～3mm）。其他类型笔画显示器最高可达12.7mm（0.5英寸）甚至达数百mm。
（2）按颜色分有红、橙、黄、绿等数种。
（3）按结构分，有反射罩式、单条七段式及单片集成式。
（4）从各发光段电极连接方式分有共阳极和共阴极两种。（三）LED显示器的参数
由于LED显示器是以LED为基础的，所以它的光、电特性及极限参数意义大部分与发光二极管的相同。但由于LED显示器内含多个发光二极管，所以需有如下特殊参数：
1．发光强度比
由于数码管各段在同样的驱动电压时，各段正向电流不相同，所以各段发光强度不同。所有段的发光强度值中最大值与最小值之比为发光强度比。比值可以在1.5～2.3间，最大不能超过2.5。
2．脉冲正向电流
若笔画显示器每段典型正向直流工作电流为IF，则在脉冲下，正向电流可以远大于IF。脉冲占空比越小，脉冲正向电流可以越大。
其他类似问题
显示器的相关知识
您可能关注的推广回答者：
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁58cv网址导航电子显示器件_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
35页¥168.006页¥1.0036页免费6页¥2.002页¥3.00 2页¥1.002页¥1.004页¥2.0038页免费5页免费
喜欢此文档的还喜欢36页免费59页1下载券22页1下载券19页1下载券9页免费
电子显示器件|电​子​显​示​器​件
把文档贴到Blog、BBS或个人站等：
普通尺寸(450*500pix)
较大尺寸(630*500pix)
你可能喜欢怎样用七段显示器周期性显示2010年数字出版这个几个数字，最好是基本器件 - 叫阿莫西中心 - 中国网络使得骄傲马戏中心！
怎样用七段显示器周期性显示2010年数字出版这个几个数字，最好是基本器件
星级专家为您解答难题！
800-820-5114
您尚未登录，请先
遇到问题怎么办？赶快来提问！研发平台专家为您解答！
问题已解决
问题提出时间： 10:50:21
请教，怎么挑选液晶显示器
怎么挑选性能好，性价比的高液晶显示器
行业分类：其他专业技术
回答时间： 11:10:15
&液晶显示器(LCD)英文全称为Liquid Crystal Display，它一种是采用了液晶控制透光度技术来实现色彩的显示器。和CRT显示器相比，LCD的优点是很明显的。由于通过控制是否透光来控制亮和暗，当色彩不变时，液晶也保持不变，这样就无须考虑刷新率的问题。对于画面稳定、无闪烁感的液晶显示器，刷新率不高但图像也很稳定。LCD显示器还通过液晶控制透光度的技术原理让底板整体发光，所以它做到了真正的完全平面。一些高档的数字LCD显示器采用了数字方式传输数据、显示图像，这样就不会产生由于显卡造成的色彩偏差或损失。完全没有辐射的优点，即使长时间观看LCD显示器屏幕也不会对眼睛造成很大伤害。体积小、能耗低也是CRT显示器无法比拟的，一般一台15寸LCD显示器的耗电量也就相当于17寸纯平CRT显示器的三分之一。&液晶显示器的选购要诀 知己知彼，百战不殆。选购时，我们何以面对纷繁复杂的产品、何以面对天花乱坠的JS？所以，在选购液晶显示器之前，我们有必要对液晶显示器的主要技术参数、特性加以了解。 因为液晶显示器的显示原理的特殊性，它的很多技术特性也是跟CRT的技术特性大相径庭的。不同的应用对液晶显示器技术参数的关注也是有区别的，下文给出选购时需要考虑的主要技术参数介绍。为了让大家能尽可能的理解这些枯燥的技术参数，我们还对比了大家熟悉的CRT显示器技术参数作为比较。 点距、分辨率、刷新率 点距是指相邻显示单元之间的距离，而液晶显示器的全屏幕任何一处点距完全相同。我们可以举14寸的LCD为例，14寸液晶显示器的可视面积一般为285.7mm&214.3mm，而14寸液晶显示器的最佳分辨率为。就是说该液晶显示板在水平方向上有1024个像素，垂直方向有768个像素，从而计算出此液晶显示器的点距是285.7/1024或者214.3/768=0.279mm。一般这个技术参数在产品说明书都有标注。分辨率是指单位面积显示像素数量，而LCD最佳分辨率即其最大分辨率，如果分辨率变小将出现类似于CRT显示器的聚焦不良的现象。而根据LCD的工作原理，不可能聚焦不良，不过非最佳分辨率下字符变虚了。下面就是两张不同分辨率下的对比放大照片，最能说明这个问题： 最佳分辨率下显示的文字棱角分明 非最佳分辨率显示的文字边缘被虚化 液晶显示器在最大分辨率能精确还原图像。液晶显示器能够直接将视频信号一一对应的在屏幕上的液晶像素上显示出来。而CRT显示器是靠偏转线圈产生电磁场来控制电子束在屏幕上周期性的扫描来达到显示图像的目的的。由于电子束的运动轨迹容易受到环境磁场或者地磁的影响，无法做到电子束在屏幕上的绝对定位。所以CRT显示器容易出现画面的几何失真，线性失真等无法根本消除的现象。而液晶显示器则不存在这一可能。液晶显示器可以把画面完美的在屏幕上呈现出来，而不会出现任何的几何失真，线性失真。 液晶显示器上的文本显示效果与传统的CRT显示器相比有着天渊之别。液晶显示器的字体非常锐利，完全没有CRT显示器显示文本时候出现的字体模糊，字体泛色等现象。而且，由于液晶显示器在通电之后就一直在发光，背光灯工作在高频下，显示画面稳定而不闪烁，有利于长时间的使用电脑。而CRT显示器是靠电子束重复撞击到荧光粉来达到发光的，这样会导致亮度周期性闪烁。长时间使用之后容易造成人眼的不适。液晶显示器在普通情况下刷新率设定在60Hz下即可工作良好，无刷新频率高低一说。 亮度&对比度 目前液晶显示器屏幕的亮度大部分都是从150cd/m2开始起步，通常情况下200cd/m2才能表现出比较好的画面。在200cd/m2的亮度下，LCD的画面较艳丽明亮。而所谓对比度，也就是指亮度最高的白色和亮度最低时的黑色之间不同亮度层级的测量。显示器的对比度对于影像的显示有着相当的影响。（对比度120：1时就可以显示生动、丰富的色彩（因为人眼可分辨的对比度约在100：1左右），对比率高达300：1时便可以支持各阶度的颜色。所以对比度是LCD非常关键的指标，我们购买的LCD的亮度最好在250cd/m2（这个数据已经超过普通CRT了，足足比笔记本液晶屏高了两倍）以上，对比度则最好高于250：1。目前高端LCD标称对比度已经达到450：1。大部分消费者认为只要是液晶显示器，因为其无辐射无闪烁就一定对眼睛无害。其实，很多亮度不均匀的液晶显示器对眼睛的伤害也很大，长期注视眼睛很累，我们要避免购买这种亮度平衡处理不好的液晶显示器。 可视角度 这项性能的重要性决不亚于LCD的对比度指标，液晶显示器的视角问题不仅影响着整个显示器的观看角度，甚至对液晶显示器本身的屏幕显示而言也十分关键。 为什么我们会觉得液晶显示器的颜色怪怪的呢，而且在不同的角度观看的颜色效果并不相同？主要是因为液晶显示器属于背光型显示器件，其发出的光由液晶模块背后的背光灯提供。而液晶主要是靠控制液晶体的偏转角度来&开关&画面，这必然导致液晶显示器只有一个最佳的欣赏角度--正视，当你从其他角度观看时，由于背光可以穿透旁边的像素而进入人眼，所以会造成颜色的失真。同时，由于眼睛所在方位限制，也由于光透射的原因，各个区域给眼睛的光感强度是不同的，这就会造成眼睛在观看液晶显示器的不同区域的时候感觉到亮度的不均匀，从而造成眼睛不适。 可视角度不同的图像差别 响应时间 反应时间这个指标比较重要，因为它关系到画面是否会出现鬼影拖尾现象，就是我们在快速拖动鼠标时出现的拖尾现象。低档的LCD响应时间越长，对动态响应越迟钝。LCD反应时间越短越好，它决定了动态图像播放的连贯性。一般我们所能接受的视频播放速度是24fps，由此经过计算，液晶显示器的整体响应时间最少是要41.67ms （注：f（帧数）=1（一秒）/t（反应时间，ms)。），如果反应时间过长，就会出现画面不连贯，中高档LCD的反应时间大多在16~25毫秒左右，这种LCD在观看文本以及视频（例如VCD/DVD）时基本不会出现拖尾。目前的高端LCD响应时间已经达到16ms在显示Quake3游戏画面时基本可以令人满意。但要注意的是，反应时间包括上升时间和下降时间，部分厂家在&反应时间&处只标明上升或下降时间，误导消费者。建议大家在选购时问清楚响应时间的确切数值。 色彩 因为LCD每个点共可获得64种不同的亮度级（6位），每个像素又有三种颜色，所以LCD的色彩数是18位色彩，即真正色彩只有26万色左右（218＝262，144色），包括一些数万元的极品LCD也同样如此。厂家所标记的32位色（16.7M色或16,777,216色）都是通过插值或抖动算法得到的，与真正的32位色相比有相当大的差距，所以在色彩的表现力和过渡方面仍然远远不及传统CRT，这是LCD不适合专业平面作图的另一个重要原因。不过由于目前业内技术所限，LCD在颜色显示上没有明显的技术进步。大家在选购时不用过于关心色彩参数。 坏点 坏点是制造过程中产生的不可修复的像素，它本身不发光或只会始终发出某种颜色的光。 它的数量多少是衡量一台LCD品质如何的重要指标，就像女孩子脸上的雀斑一样，越少越好。一般检查坏点的方法是，将屏幕调整为不同颜色并仔细观察（LCD像素点较大，容易看），如有某个点持续发光或不发光，即可算做坏点。要注意的是，挑坏点时不能只看纯黑和纯白两个画面，所以要将屏幕调成各种不同的颜色来查看。 在各种颜色下捕捉坏点 如果坏点多于两个，最好不要购买。液晶显示器的坏点的成因是由于目前生产工艺和生产成本所限制，无法保证每批出产的液晶Panel肯定没有坏点，生产厂商一般避开坏点来分割液晶板。把没有坏点或者极少坏点的液晶Panel高价供给知名品牌整机生产厂商，而那些坏点数目比较多的液晶Panel则一般低价供给小厂商生产成廉价整机，以低价策略到市场倾销。 全球各地的厂商到底如何根据坏点数量来衡量液晶Panel的等级呢？让我们来看看一组简单的数据比较-- 日本标准：3个坏点以下为A级合格 韩国标准：5个坏点以下为A级合格 台湾标准：8个坏点以下为A级合格 附加功能： 此外，LCD显示器的附加功能也很重要，比如对排版工作者的旋转显示功能。 旋转显示功能 此外，液晶显示器屏幕调节也比较方便。液晶显示器的直接寻址显示方式，使得液晶显示器的屏幕调节不需要太多的几何调节和线性调节以及显示内容的位置调节。液晶显示器的可以很方便的通过芯片计算后自动把屏幕调节到最佳位置，这个步骤你只需要按一下&Auto&键就可以完成。省却了CRT显示器那而烦琐的调节。你只需要手动调节一下屏幕的亮度和对比度就可以使机器工作在最佳状态了。顺便提一句--CRT的温漂和呼吸效应在液晶显示器上几乎不存在。 要想找到一台完全满意的LCD可不太容易，尤其是在2000元左右的低档机型中。所以我们优先要考虑的是文本及图象显示效果，坏点、相位、反应时间等都不会对视觉效果产生太大的影响。最后我要提醒大家：不要再考虑14寸的液晶显示器，因为它与15寸的差距并不仅仅在于外形尺寸上，技术指标相差颇远，理性的选购策略在于长远的使用稳定性观点。&& 屏幕尺寸：19英寸面板类型：TN分辨率：屏幕比例：16:10黑白响应时间：5ms接口类型：D-Sub亮度：300nits对比度：8000:1动态 && 屏幕尺寸：17英寸面板类型：TN分辨率：屏幕比例：5:4黑白响应时间：5ms接口类型：D-Sub亮度：300nits对比度：2000:1动态 - 推荐品牌& & & & & & & & & & & & & & &
共0条评论&
回答时间： 11:13:03
关键是要牌子比较好的，不要图便宜买一些杂牌，或者被骗买到名牌的仿制品。
共0条评论&
回答时间： 11:55:54
买品牌的比较保险啦，呵呵，这招也比较实用，
共0条评论&
回答时间： 12:20:13
品牌的液晶显示器比较保险啊。
共0条评论&
回答时间： 13:08:25
液晶显示器的选购要诀
知己知彼，百战不殆。选购时，我们何以面对纷繁复杂的产品、何以面对天花乱坠的JS？所以，在选购液晶显示器之前，我们有必要对液晶显示器的主要技术参数、特性加以了解。
因为液晶显示器的显示原理的特殊性，它的很多技术特性也是跟CRT的技术特性大相径庭的。不同的应用对液晶显示器技术参数的关注也是有区别的，下文给出选购时需要考虑的主要技术参数介绍。为了让大家能尽可能的理解这些枯燥的技术参数，我们还对比了大家熟悉的CRT显示器技术参数作为比较。
点距、分辨率、刷新率
点距是指相邻显示单元之间的距离，而液晶显示器的全屏幕任何一处点距完全相同。我们可以举14寸的LCD为例，14寸液晶显示器的可视面积一般为285.7mm×214.3mm，而14寸液晶显示器的最佳分辨率为。就是说该液晶显示板在水平方向上有1024个像素，垂直方向有768个像素，从而计算出此液晶显示器的点距是285.7/1024或者214.3/768=0.279mm。一般这个技术参数在产品说明书都有标注。分辨率是指单位面积显示像素数量，而LCD最佳分辨率即其最大分辨率，如果分辨率变小将出现类似于CRT显示器的聚焦不良的现象。而根据LCD的工作原理，不可能聚焦不良，不过非最佳分辨率下字符变虚了。下面就是两张不同分辨率下的对比放大照片，最能说明这个问题：
最佳分辨率下显示的文字棱角分明
非最佳分辨率显示的文字边缘被虚化
液晶显示器在最大分辨率能精确还原图像。液晶显示器能够直接将视频信号一一对应的在屏幕上的液晶像素上显示出来。而CRT显示器是靠偏转线圈产生电磁场来控制电子束在屏幕上周期性的扫描来达到显示图像的目的的。由于电子束的运动轨迹容易受到环境磁场或者地磁的影响，无法做到电子束在屏幕上的绝对定位。所以CRT显示器容易出现画面的几何失真，线性失真等无法根本消除的现象。而液晶显示器则不存在这一可能。液晶显示器可以把画面完美的在屏幕上呈现出来，而不会出现任何的几何失真，线性失真。
液晶显示器上的文本显示效果与传统的CRT显示器相比有着天渊之别。液晶显示器的字体非常锐利，完全没有CRT显示器显示文本时候出现的字体模糊，字体泛色等现象。而且，由于液晶显示器在通电之后就一直在发光，背光灯工作在高频下，显示画面稳定而不闪烁，有利于长时间的使用电脑。而CRT显示器是靠电子束重复撞击到荧光粉来达到发光的，这样会导致亮度周期性闪烁。长时间使用之后容易造成人眼的不适。液晶显示器在普通情况下刷新率设定在60Hz下即可工作良好，无刷新频率高低一说。
亮度&对比度
目前液晶显示器屏幕的亮度大部分都是从150cd/m2开始起步，通常情况下200cd/m2才能表现出比较好的画面。在200cd/m2的亮度下，LCD的画面较艳丽明亮。而所谓对比度，也就是指亮度最高的白色和亮度最低时的黑色之间不同亮度层级的测量。显示器的对比度对于影像的显示有着相当的影响。（对比度120：1时就可以显示生动、丰富的色彩（因为人眼可分辨的对比度约在100：1左右），对比率高达300：1时便可以支持各阶度的颜色。所以对比度是LCD非常关键的指标，我们购买的LCD的亮度最好在250cd/m2（这个数据已经超过普通CRT了，足足比笔记本液晶屏高了两倍）以上，对比度则最好高于250：1。目前高端LCD标称对比度已经达到450：1。大部分消费者认为只要是液晶显示器，因为其无辐射无闪烁就一定对眼睛无害。其实，很多亮度不均匀的液晶显示器对眼睛的伤害也很大，长期注视眼睛很累，我们要避免购买这种亮度平衡处理不好的液晶显示器。
这项性能的重要性决不亚于LCD的对比度指标，液晶显示器的视角问题不仅影响着整个显示器的观看角度，甚至对液晶显示器本身的屏幕显示而言也十分关键。 为什么我们会觉得液晶显示器的颜色怪怪的呢，而且在不同的角度观看的颜色效果并不相同？主要是因为液晶显示器属于背光型显示器件，其发出的光由液晶模块背后的背光灯提供。而液晶主要是靠控制液晶体的偏转角度来&开关&画面，这必然导致液晶显示器只有一个最佳的欣赏角度--正视，当你从其他角度观看时，由于背光可以穿透旁边的像素而进入人眼，所以会造成颜色的失真。同时，由于眼睛所在方位限制，也由于光透射的原因，各个区域给眼睛的光感强度是不同的，这就会造成眼睛在观看液晶显示器的不同区域的时候感觉到亮度的不均匀，从而造成眼睛不适。
可视角度不同的图像差别
反应时间这个指标比较重要，因为它关系到画面是否会出现鬼影拖尾现象，就是我们在快速拖动鼠标时出现的拖尾现象。低档的LCD响应时间越长，对动态响应越迟钝。LCD反应时间越短越好，它决定了动态图像播放的连贯性。一般我们所能接受的视频播放速度是24fps，由此经过计算，液晶显示器的整体响应时间最少是要41.67ms （注：f（帧数）=1（一秒）/t（反应时间，ms)。），如果反应时间过长，就会出现画面不连贯，中高档LCD的反应时间大多在16~25毫秒左右，这种LCD在观看文本以及视频（例如VCD/DVD）时基本不会出现拖尾。目前的高端LCD响应时间已经达到16ms在显示Quake3游戏画面时基本可以令人满意。但要注意的是，反应时间包括上升时间和下降时间，部分厂家在&反应时间&处只标明上升或下降时间，误导消费者。建议大家在选购时问清楚响应时间的确切数值。
因为LCD每个点共可获得64种不同的亮度级（6位），每个像素又有三种颜色，所以LCD的色彩数是18位色彩，即真正色彩只有26万色左右（218＝262，144色），包括一些数万元的极品LCD也同样如此。厂家所标记的32位色（16.7M色或16,777,216色）都是通过插值或抖动算法得到的，与真正的32位色相比有相当大的差距，所以在色彩的表现力和过渡方面仍然远远不及传统CRT，这是LCD不适合专业平面作图的另一个重要原因。不过由于目前业内技术所限，LCD在颜色显示上没有明显的技术进步。大家在选购时不用过于关心色彩参数。
坏点是制造过程中产生的不可修复的像素，它本身不发光或只会始终发出某种颜色的光。
它的数量多少是衡量一台LCD品质如何的重要指标，就像女孩子脸上的雀斑一样，越少越好。一般检查坏点的方法是，将屏幕调整为不同颜色并仔细观察（LCD像素点较大，容易看），如有某个点持续发光或不发光，即可算做坏点。要注意的是，挑坏点时不能只看纯黑和纯白两个画面，所以要将屏幕调成各种不同的颜色来查看。
在各种颜色下捕捉坏点
如果坏点多于两个，最好不要购买。液晶显示器的坏点的成因是由于目前生产工艺和生产成本所限制，无法保证每批出产的液晶Panel肯定没有坏点，生产厂商一般避开坏点来分割液晶板。把没有坏点或者极少坏点的液晶Panel高价供给知名品牌整机生产厂商，而那些坏点数目比较多的液晶Panel则一般低价供给小厂商生产成廉价整机，以低价策略到市场倾销。 全球各地的厂商到底如何根据坏点数量来衡量液晶Panel的等级呢？让我们来看看一组简单的数据比较--
日本标准：3个坏点以下为A级合格
韩国标准：5个坏点以下为A级合格
台湾标准：8个坏点以下为A级合格
附加功能：
此外，LCD显示器的附加功能也很重要，比如对排版工作者的旋转显示功能。
旋转显示功能
此外，液晶显示器屏幕调节也比较方便。液晶显示器的直接寻址显示方式，使得液晶显示器的屏幕调节不需要太多的几何调节和线性调节以及显示内容的位置调节。液晶显示器的可以很方便的通过芯片计算后自动把屏幕调节到最佳位置，这个步骤你只需要按一下&Auto&键就可以完成。省却了CRT显示器那而烦琐的调节。你只需要手动调节一下屏幕的亮度和对比度就可以使机器工作在最佳状态了。顺便提一句--CRT的温漂和呼吸效应在液晶显示器上几乎不存在。
要想找到一台完全满意的LCD可不太容易，尤其是在2000元左右的低档机型中。所以我们优先要考虑的是文本及图象显示效果，坏点、相位、反应时间等都不会对视觉效果产生太大的影响。最后我要提醒大家：不要再考虑14寸的液晶显示器，因为它与15寸的差距并不仅仅在于外形尺寸上，技术指标相差颇远，理性的选购策略在于长远的使用稳定性观点。
共0条评论&
回答时间： 14:35:40
你看看品牌，这个还是好的
共0条评论&
回答时间： 15:05:57
主要看点距、分辨率、刷新率
共0条评论&
回答时间： 18:27:04
看点距、分辨率、刷新率
共0条评论&
这个问题已提出一个月以上，回答功能关闭，如需求助可重新1 module SEG7_Controller ( 2
// Avalon clock interface siganals 3 &
/* Todo!! add clock interface signals
// Signals for Avalon-MM slave port 6 &
/* Todo!! add Avalon-MM slave interface signals 7
// user logic inputs and outputs10 &
/* Todo!! add user logic inputs and outputs signals */11 );12 13 &// avs_s1_address: index used to specfied seg7 unit, 14 &//
0 means first seg7 unit15 &//
1 menas second seg7 unit...16 17 &// avs_s1_writedata: 8 bits map to seg7 as beblow (1:on, 0:off)18 /*19
------- . 727
328 &*/29 30 &parameter DATA_WIDTH
= 32; // data bus width31 &parameter SEG7_NUM
// specify the number of seg7 unit32 &parameter ADDR_WIDTH
// log2(SEG7_NUM)33 &34 &reg [SEG7_NUM-1:0]
base_35 &reg [DATA_WIDTH-1:0]
write_36 &reg [(SEG7_NUM*8-1):0] reg_37 38 &// Todo!! assgin output to user logic output39 & 40 &always@(posedge csi_clockreset_clk, negedge csi_clockreset_reset_n) begin41
if (!csi_clockreset_reset_n) begin42
base_index &= 8&h00;44 &
write_data &= 8&h00;45 &46
for(i = 0; i & SEG7_NUM * 8; i = i + 1)47
reg_file[i] &= 1&b1;48 &
else begin50
* Todo!! reference Avalon-MM slave write timing diagram52
end59 &end60 61 &endmodule
module SEG7_Controller (
// Avalon clock interface siganals
csi_clockreset_clk,
csi_clockreset_reset_n,
// Signals for Avalon-MM slave port
[ADDR_WIDTH-1:0] avs_s1_address,
avs_s1_write,
[DATA_WIDTH-1:0] avs_s1_writedata,
// user logic inputs and outputs
output [SEG7_NUM*8-1:0] avs_s1_export_oHEX);
if (avs_s1_write) begin
write_data &= avs_s1_
base_index &= (avs_s1_address && 3);
for(j = 0; j & 8; j = j + 1)
reg_file[base_index+j] &= write_data[j];end
assign avs_s1_export_oHEX = ~reg_
2 (C) OOMusou 2010
4 Filename
: SEG7_Controller.v 5 Simulator
: Quartus II 8.1 6 Description : SEG7 Controller for Avalon bus 7 Release
: Aug.12, 8 &*/ 9 10 module SEG7_Controller (11
// Avalon clock interface siganals12 &
csi_clockreset_clk,13
csi_clockreset_reset_n,14
// Signals for Avalon-MM slave port15 &
[ADDR_WIDTH-1:0] avs_s1_address,16
avs_s1_write,17
[DATA_WIDTH-1:0] avs_s1_writedata,18
// user logic inputs and outputs19 &
output [SEG7_NUM*8-1:0] avs_s1_export_oHEX20 );21 22 &// avs_s1_address: index used to specfied seg7 unit, 23 &//
0 means first seg7 unit24 &//
1 menas second seg7 unit...25 26 &// avs_s1_writedata: 8 bits map to seg7 as beblow (1:on, 0:off)27 /*28
------- . 736
337 &*/38 39 parameter DATA_WIDTH
= 32; // data bus width40 &parameter SEG7_NUM
// specify the number of seg7 unit41 &parameter ADDR_WIDTH
// log2(SEG7_NUM)42 &43 reg [SEG7_NUM-1:0]
base_44 reg [DATA_WIDTH-1:0]
write_45 reg [(SEG7_NUM*8-1):0] reg_46 47 assign avs_s1_export_oHEX = ~reg_48
49 always@(posedge csi_clockreset_clk, negedge csi_clockreset_reset_n) begin50
if (!csi_clockreset_reset_n) begin51 52
base_index &= 8&h00;53 &
write_data &= 8&h00;54 &55
for(i = 0; i & SEG7_NUM * 8; i = i + 1)56
reg_file[i] &= 1&b1;57 &
else begin59
if (avs_s1_write) begin60 61
write_data &= avs_s1_62
base_index &= (avs_s1_address && 3);63
for(j = 0; j & 8; j = j + 1)65
reg_file[base_index+j] &= write_data[j];66
end68 end69 70 endmodule
1 #ifndef SEG7_H_ 2 &#define SEG7_H_ 3
4 #include &alt_types.h& // alt_u32, alt_u8 5
6 &// all clear 7 &void SEG7_Clear(void);
8 &// all full 9 &void SEG7_Full(void);10 &// display 0 1 2 3 4 5 6 711 &void SEG7_Number(void); 12 // display by decimal13 void SEG7_Decimal(alt_u32 Data, alt_u8 point_mask);14 // display by hex15 void SEG7_Hex(alt_u32 Data, alt_u8 point_mask);16 17 18 19 #endif /*SEG7_H_*/20
1 #include &system.h& 2 #include &alt_types.h& // alt_u8 3 #include &io.h&
// IOWR() 4 #include &SEG7.h& 5
6 // Todo!! register map 7 #define SEG7_NUM 8 8
------- . 718
319 */20 21 /* Todo!!! 22 SEG7 digit map23 24 */25 26 // all clear27 void SEG7_Clear(void) {28
for(i=0; i&SEG7_NUM; i++)31
SEG7_SET(i, 0x00);32 }33 34 // all full35 void SEG7_Full(void) {36
for(i=0; i&SEG7_NUM; i++)39
SEG7_SET(i, 0xFF);40 }41 42 // display 0 1 2 3 4 5 6 743 void SEG7_Number(void) {44
for(i=0;i&SEG7_NUM;i++)47
SEG7_SET(i, szMap[i]);48 }49 50 // display by decimal51 void SEG7_Decimal(alt_u32 Data, alt_u8 point_mask) {52
alt_u8 mask = 0x01;53
alt_u8 seg_54
seg_mask = 0;56
for(i = 0; i & SEG7_NUM; i++) {58
seg_mask = szMap[Data%10];59
Data /= 10;60
if (point_mask & mask)62
seg_mask |= 0x80;63
mask &&= 1;65
SEG7_SET(i, seg_mask);66
}67 }68 69 // display by hex70 void SEG7_Hex(alt_u32 Data, alt_u8 point_mask) {71
alt_u8 mask = 0x01;72
alt_u8 seg_73
seg_mask = 0;76
for(i = 0; i & SEG7_NUM; i++) {77
seg_mask = szMap[Data & 0x0F];78
Data &&= 4;79 80
if (point_mask & mask)81
seg_mask |= 0x80;82
mask &&= 1;84
SEG7_SET(i, seg_mask);85
#define SEG7_SET(index, seg_mask) IOWR(SEG7_BASE, index, seg_mask)
static unsigned char szMap[] = {
63, 6, 91, 79, 102, 109, 125, 7,
127, 111, 119, 124, 57, 94, 121, 113};
// 0,1,2,.9, a, b, c, d, e, f
------- . 7
2 (C) OOMusou 2010
4 Filename
: SEG7.c 5 Compiler
: Nios II EDS 8.1 6 Description : SEG7 Controller HAL for Avalon bus 7 Release
: Aug.12, 8 */ 9 #include &system.h&10 #include &alt_types.h& // alt_u811 #include &io.h&
// IOWR()12 #include &SEG7.h&13 14 #define SEG7_SET(index, seg_mask) IOWR(SEG7_BASE, index, seg_mask)15 #define SEG7_NUM 816 17 /*18
------- . 726
327 */28 29 static unsigned char szMap[] = {30
63, 6, 91, 79, 102, 109, 125, 7, 31
127, 111, 119, 124, 57, 94, 121, 11332 };
// 0,1,2,....9, a, b, c, d, e, f33 34 // all clear35 void SEG7_Clear(void) {36
for(i=0; i&SEG7_NUM; i++)39
SEG7_SET(i, 0x00);40 }41 42 // all full43 void SEG7_Full(void) {44
for(i=0; i&SEG7_NUM; i++)47
SEG7_SET(i, 0xFF);48 }49 50 // display 0 1 2 3 4 5 6 751 void SEG7_Number(void) {52
for(i=0;i&SEG7_NUM;i++)55
SEG7_SET(i, szMap[i]);56 }57 58 // display by decimal59 void SEG7_Decimal(alt_u32 Data, alt_u8 point_mask) {60
alt_u8 mask = 0x01;61
alt_u8 seg_62
seg_mask = 0;64
for(i = 0; i & SEG7_NUM; i++) {66
seg_mask = szMap[Data%10];67
Data /= 10;68
if (point_mask & mask)70
seg_mask |= 0x80;71
mask &&= 1;73
SEG7_SET(i, seg_mask);74
}75 }76 77 // display by hex78 void SEG7_Hex(alt_u32 Data, alt_u8 point_mask) {79
alt_u8 mask = 0x01;80
alt_u8 seg_81
seg_mask = 0;84
for(i = 0; i & SEG7_NUM; i++) {85
seg_mask = szMap[Data & 0x0F];86
Data &&= 4;87 88
if (point_mask & mask)89
seg_mask |= 0x80;90
mask &&= 1;92
SEG7_SET(i, seg_mask);93
# List all source files supplied by this component.C_LIB_SRCS
+= SEG7.cASM_LIB_SRCS +=
// the_seg7
.avs_s1_export_oHEX_from_the_seg7({oHEX7_DP, oHEX7_D, oHEX6_DP, oHEX6_D, oHEX5_DP,
oHEX5_D, oHEX4_DP,oHEX4_D, oHEX3_DP, oHEX3_D, oHEX2_DP, oHEX2_D, oHEX1_DP, oHEX1_D,
oHEX0_DP, oHEX0_D})
// 7-SEG Dispaly
2 (C) OOMusou 2010
4 Filename
: seg7_controller.v
5 Simulator
: Quartus II 8.1
6 Description : SEG7 Controller for Avalon bus demo top module
10 module seg7_controller ( 11
// 28.63636 MHz 12
// 50 MHz 13
iCLK_50_2,
// 50 MHz 14
iCLK_50_3,
// 50 MHz 15
iCLK_50_4,
// 50 MHz 16
iEXT_CLOCK,
// External Clock 17
////////////////////////////// Push Button //////////////////////// 18
// Pushbutton[3:0] 19
////////////////////////////// DPDT Switch //////////////////////// 20
[17:0] iSW,
// Toggle Switch[17:0] 21
////////////////////////////// 7-SEG Dispaly
//////////////////////// 22
output [6:0]
// Seven Segment Digit 0 23
// Seven Segment Digit 0 decimal point 24
output [6:0]
// Seven Segment Digit 1 25
// Seven Segment Digit 1 decimal point 26
output [6:0]
// Seven Segment Digit 2 27
// Seven Segment Digit 2 decimal point 28
output [6:0]
// Seven Segment Digit 3 29
// Seven Segment Digit 3 decimal point 30
output [6:0]
// Seven Segment Digit 4 31
// Seven Segment Digit 4 decimal point 32
output [6:0]
// Seven Segment Digit 5 33
// Seven Segment Digit 5 decimal point 34
output [6:0]
// Seven Segment Digit 6 35
// Seven Segment Digit 6 decimal point 36
output [6:0]
// Seven Segment Digit 7 37
// Seven Segment Digit 7 decimal point 38
//////////////////////////////// LED //////////////////////////// 39
output [8:0]
// LED Green[8:0] 40
output [17:0] oLEDR,
// LED Red[17:0] 41
//////////////////////////////// UART //////////////////////////// 42
oUART_TXD,
// UART Transmitter 43
iUART_RXD,
// UART Receiver 44
oUART_CTS,
// UART Clear To Send 45
iUART_RTS,
// UART Requst To Send 46
//////////////////////////////// IRDA //////////////////////////// 47
oIRDA_TXD,
// IRDA Transmitter 48
iIRDA_RXD,
// IRDA Receiver 49
//////////////////////////////// SDRAM Interface //////////////////////// 50
[31:0] DRAM_DQ,
// SDRAM Data bus 32 Bits 51
output [12:0] oDRAM0_A,
// SDRAM0 Address bus 12 Bits 52
output [12:0] oDRAM1_A,
// SDRAM1 Address bus 12 Bits 53
oDRAM0_LDQM0,
// SDRAM0 Low-byte Data Mask
oDRAM1_LDQM0,
// SDRAM1 Low-byte Data Mask
oDRAM0_UDQM1,
// SDRAM0 High-byte Data Mask 56
oDRAM1_UDQM1,
// SDRAM1 High-byte Data Mask 57
oDRAM0_WE_N,
// SDRAM0 Write Enable 58
oDRAM1_WE_N,
// SDRAM1 Write Enable 59
oDRAM0_CAS_N,
// SDRAM0 Column Address Strobe 60
oDRAM1_CAS_N,
// SDRAM1 Column Address Strobe 61
oDRAM0_RAS_N,
// SDRAM0 Row Address Strobe 62
oDRAM1_RAS_N,
// SDRAM1 Row Address Strobe 63
oDRAM0_CS_N,
// SDRAM0 Chip Select 64
oDRAM1_CS_N,
// SDRAM1 Chip Select 65
output [1:0]
oDRAM0_BA,
// SDRAM0 Bank Address 66
output [1:0]
oDRAM1_BA,
// SDRAM1 Bank Address 67
oDRAM0_CLK,
// SDRAM0 Clock 68
oDRAM1_CLK,
// SDRAM0 Clock 69
oDRAM0_CKE,
// SDRAM0 Clock Enable 70
oDRAM1_CKE,
// SDRAM1 Clock Enable 71
//////////////////////////////// Flash Interface //////////////////////// 72
[14:0] FLASH_DQ,
// FLASH Data bus 15 Bits (0 to 14) 73
FLASH_DQ15_AM1, // FLASH Data bus Bit 15 or Address A-1 74
output [25:0] oFLASH_A,
// FLASH Address bus 26 Bits 75
oFLASH_WE_N,
// FLASH Write Enable 76
oFLASH_RST_N,
// FLASH Reset 77
oFLASH_WP_N,
// FLASH Write Protect /Programming Acceleration
iFLASH_RY_N,
// FLASH Ready/Busy output
oFLASH_BYTE_N,
// FLASH Byte/Word Mode Configuration 80
oFLASH_OE_N,
// FLASH Output Enable 81
oFLASH_CE_N,
// FLASH Chip Enable 82
//////////////////////////////// SRAM Interface //////////////////////// 83
[31:0] SRAM_DQ,
// SRAM Data Bus 32 Bits 84
// SRAM Parity Data Bus 85
output [20:0] oSRAM_A,
// SRAM Address bus 21 Bits 86
oSRAM_ADSC_N,
// RAM Controller Address Status
oSRAM_ADSP_N,
// SRAM Processor Address Status 88
oSRAM_ADV_N,
// SRAM Burst Address Advance 89
output [3:0]
oSRAM_BE_N,
// SRAM Byte Write Enable 90
oSRAM_CE1_N,
// SRAM Chip Enable 91
oSRAM_CE2,
// SRAM Chip Enable 92
oSRAM_CE3_N,
// SRAM Chip Enable 93
oSRAM_CLK,
// SRAM Clock 94
oSRAM_GW_N,
// SRAM Global Write Enable 95
oSRAM_OE_N,
// SRAM Output Enable 96
oSRAM_WE_N,
// SRAM Write Enable 97
//////////////////////////////// ISP1362 Interface //////////////////////// 98
[15:0] OTG_D,
// ISP1362 Data bus 16 Bits 99
output [1:0]
// ISP1362 Address 2 Bits100
oOTG_CS_N,
// ISP1362 Chip Select101
oOTG_OE_N,
// ISP1362 Read102
oOTG_WE_N,
// ISP1362 Write103
oOTG_RESET_N,
// ISP1362 Reset104
OTG_FSPEED,
// USB Full Speed, 0 = Enable, Z = Disable105
OTG_LSPEED,
// USB Low Speed,
0 = Enable, Z = Disable106
iOTG_INT0,
// ISP1362 Interrupt 0107
iOTG_INT1,
// ISP1362 Interrupt 1108
iOTG_DREQ0,
// ISP1362 DMA Request 0109
iOTG_DREQ1,
// ISP1362 DMA Request 1110
oOTG_DACK0_N,
// ISP1362 DMA Acknowledge 0111
oOTG_DACK1_N,
// ISP1362 DMA Acknowledge 1112
//////////////////////////////// LCD Module 16X2 ////////////////////////////113
// LCD Data bus 8 bits114
// LCD Power ON/OFF115
oLCD_BLON,
// LCD Back Light ON/OFF116
// LCD Read/Write Select, 0 = Write, 1 = Read117
// LCD Enable118
// LCD Command/Data Select, 0 = Command, 1 = Data119
//////////////////////////////// SD Card Interface ////////////////////////120
// SD Card Data121
// SD Card Data 3122
// SD Card Command Signal123
// SD Card Clock124
//////////////////////////////// I2C ////////////////////////////////125
// I2C Data126
oI2C_SCLK,
// I2C Clock127
//////////////////////////////// PS2 ////////////////////////////128
PS2_KBDAT,
// PS2 Keyboard Data129
PS2_KBCLK,
// PS2 Keyboard Clock130
PS2_MSDAT,
// PS2 Mouse Data131
PS2_MSCLK,
// PS2 Mouse Clock132
//////////////////////////////// VGA ////////////////////////////133
oVGA_CLOCK,
// VGA Clock134
// VGA H_SYNC135
// VGA V_SYNC136
oVGA_BLANK_N,
// VGA BLANK137
oVGA_SYNC_N,
// VGA SYNC138
output [9:0]
// VGA Red[9:0]139
output [9:0]
// VGA Green[9:0]140
output [9:0]
// VGA Blue[9:0]141
//////////////////////////////// Ethernet Interface ////////////////////////////142
[15:0] ENET_D,
// DM9000A DATA bus 16Bits143
oENET_CMD,
// DM9000A Command/Data Select, 0 = Command, 1 = Data144
oENET_CS_N,
// DM9000A Chip Select145
oENET_IOW_N,
// DM9000A Write146
oENET_IOR_N,
// DM9000A Read147
oENET_RESET_N,
// DM9000A Reset148
iENET_INT,
// DM9000A Interrupt149
oENET_CLK,
// DM9000A Clock 25 MHz150
//////////////////////////////// Audio CODEC ////////////////////////////151
AUD_ADCLRCK,
// Audio CODEC ADC LR Clock152
iAUD_ADCDAT,
// Audio CODEC ADC Data153
AUD_DACLRCK,
// Audio CODEC DAC LR Clock154
oAUD_DACDAT,
// Audio CODEC DAC Data155
// Audio CODEC Bit-Stream Clock156
// Audio CODEC Chip Clock157
//////////////////////////////// TV Devoder ////////////////////////////158
iTD1_CLK27,
// TV Decoder1 Line_Lock Output Clock 159
// TV Decoder1 Data bus 8 bits160
// TV Decoder1 H_SYNC161
// TV Decoder1 V_SYNC162
oTD1_RESET_N,
// TV Decoder1 Reset163
iTD2_CLK27,
// TV Decoder2 Line_Lock Output Clock
// TV Decoder2 Data bus 8 bits165
// TV Decoder2 H_SYNC166
// TV Decoder2 V_SYNC167
oTD2_RESET_N,
// TV Decoder2 Reset168
//////////////////////////////// GPIO ////////////////////////////////169
[31:0] GPIO_0,
// GPIO Connection 0 I/O170
GPIO_CLKIN_N0,
// GPIO Connection 0 Clock Input 0171
GPIO_CLKIN_P0,
// GPIO Connection 0 Clock Input 1172
GPIO_CLKOUT_N0, // GPIO Connection 0 Clock Output 0173
GPIO_CLKOUT_P0, // GPIO Connection 0 Clock Output 1174
[31:0] GPIO_1,
// GPIO Connection 1 I/O175
GPIO_CLKIN_N1,
// GPIO Connection 1 Clock Input 0176
GPIO_CLKIN_P1,
// GPIO Connection 1 Clock Input 1177
GPIO_CLKOUT_N1, // GPIO Connection 1 Clock Output 0178
GPIO_CLKOUT_P1
// PIO Connection 1 Clock Output 1179 );180 181 // All inout port turn to tri-state182 assign SD_DAT
// SD Card Data183 assign GPIO_0
// GPIO Connection 0 I/O184 assign GPIO_1
// GPIO Connection 1 I/O185 assign AUD_ADCLRCK = 1&
// Audio CODEC ADC LR Clock186 187 // Turn On TV Decoder188 assign oTD1_RESET_N = 1& // TV Decoder1 Reset189 assign oTD2_RESET_N = 1& // TV Decoder2 Reset190 191 // Disable USB speed select192 assign OTG_FSPEED = 1& // USB Full Speed, 0 = Enable, Z = Disable193 assign OTG_LSPEED = 1& // USB Low Speed,
0 = Enable, Z = Disable194 195 // 16*2 LCD Module196 assign oLCD_ON
= 1&b1; // LCD ON197 assign oLCD_BLON = 1&b1; // LCD Back Light198 199 // FLASH200 wire FLASH_16BIT_IP_A0;201 assign oFLASH_BYTE_N = 1&b1; // FLASH Byte/Word Mode Configuration202 assign oFLASH_RST_N
= 1&b1; // FLASH Reset203 assign oFLASH_WP_N
= 1&b1; // FLASH Write Protect /Programming Acceleration 204 205 // SSRAM206 wire [1:0] SRAM_DUMMY_ADDR;
// used to ignore the A0/A1 pin from Cypress SSRAM IP core207 assign oSRAM_ADSP_N = 1&b1;
// SRAM Processor Address Status208 assign oSRAM_ADV_N
// SRAM Burst Address Advance209 assign oSRAM_CE2
= ~oSRAM_CE1_N; // SRAM Chip Enable210 assign oSRAM_CE3_N
= oSRAM_CE1_N;
// SRAM Chip Enable211 assign oSRAM_GW_N
// SRAM Global Write Enable212 assign oSRAM_CLK
// SRAM Clock213 214 // SDRAM215 wire
// SDRAM Clock216 wire [12:0] dram_a;
// SDRAM Address bus 12 Bits217 wire [1:0]
// SDRAM Bank Address218 wire
dram_cas_n;
// SDRAM Column Address Strobe219 wire
// SDRAM Clock Enable220 wire
dram_cs_n;
// SDRAM Chip Select221 wire [3:0]
// SDRAM Data Mask 222 wire
dram_ras_n;
// SDRAM Row Address Strobe223 wire
dram_we_n;
// SDRAM Write Enable224 225 // SDRAM0226 assign oDRAM0_CLK
// SDRAM0 Clock227 assign oDRAM0_A
// SDRAM0 Address bus 12 Bits228 assign oDRAM0_BA
// SDRAM0 Bank Address229 assign oDRAM0_CAS_N = dram_cas_n;
// SDRAM0 Column Address Strobe230 assign oDRAM0_CKE
// SDRAM0 Clock Enable231 assign oDRAM0_CS_N
= dram_cs_n;
// SDRAM0 Chip Select232 assign oDRAM0_LDQM0 = dram_dqm[0]; // SDRAM0 Low-byte Data Mask 233 assign oDRAM0_UDQM1 = dram_dqm[1]; // SDRAM0 High-byte Data Mask234 assign oDRAM0_RAS_N = dram_ras_n;
// SDRAM0 Row Address Strobe235 assign oDRAM0_WE_N
= dram_we_n;
// SDRAM0 Write Enable236 237 // SDRAM1238 assign oDRAM1_CLK
// SDRAM1 Clock239 assign oDRAM1_A
// SDRAM1 Address bus 12 Bits240 assign oDRAM1_BA
// SDRAM1 Bank Address241 assign oDRAM1_CAS_N = dram_cas_n;
// SDRAM1 Column Address Strobe242 assign oDRAM1_CKE
// SDRAM1 Clock Enable243 assign oDRAM1_CS_N
= dram_cs_n;
// SDRAM1 Chip Select244 assign oDRAM1_LDQM0 = dram_dqm[2]; // SDRAM1 Low-byte Data Mask245 assign oDRAM1_UDQM1 = dram_dqm[3]; // SDRAM1 High-byte Data Mask246 assign oDRAM1_RAS_N = dram_ras_n;
// SDRAM1 Row Address Strobe247 assign oDRAM1_WE_N
= dram_we_n;
// SDRAM1 Write Enable248 249 // NIOS CPU250 wire cpu_
// CPU Clock251 wire cpu_reset_n; // CPU Reset252 253 // Reset Delay for CPU254 Reset_Delay delay0 (255
.iRST(iKEY[0]),
// Pushbutton[0]256
.iCLK(iCLK_50),
// 50 MHz257
.oRESET(cpu_reset_n) // CPU Reset258 );259 260 // NIOS II system261 nios_ii nios_ii0 (262
// 1) global signals:263
.clk_50(iCLK_50),
// 50 MHz264
.cpu_clk(cpu_clk),
// CPU Clock265
.sdram_clk(sdram_clk), // SDRAM Clock266
.reset_n(cpu_reset_n), // CPU Reset267
// the_lcd268
.LCD_E_from_the_lcd(oLCD_EN),
// LCD Enable269
.LCD_RS_from_the_lcd(oLCD_RS),
// LCD Command/Data Select, 0 = Command, 1 = Data270
.LCD_RW_from_the_lcd(oLCD_RW),
// LCD Read/Write Select, 0 = Write, 1 = Read271
.LCD_data_to_and_from_the_lcd(LCD_D), // LCD Data bus 8 bits272
// the_pio_key273
.in_port_to_the_pio_key(iKEY), // Pushbutton[3:0]274
// the_pio_ledg275
.out_port_from_the_pio_ledg(oLEDG), // LED Green[8:0]276
// the_pio_ledr277
.out_port_from_the_pio_ledr(oLEDR), // LED Red[17:0]278
// the_pio_sw279
.in_port_to_the_pio_sw(iSW), // Toggle Switch[17:0]280
// the_sdram281
.zs_addr_from_the_sdram(dram_a),
// SDRAM Address bus 12 Bits282
.zs_ba_from_the_sdram(dram_ba),
// SDRAM Bank Address283
.zs_cas_n_from_the_sdram(dram_cas_n),
// SDRAM Column Address Strobe284
.zs_cke_from_the_sdram(dram_cke),
// SDRAM Clock Enable285
.zs_cs_n_from_the_sdram(dram_cs_n),
// SDRAM Chip Select286
.zs_dq_to_and_from_the_sdram(DRAM_DQ), // SDRAM Data bus 32 Bits287
.zs_dqm_from_the_sdram(dram_dqm),
// SDRAM Data Mask 288
.zs_ras_n_from_the_sdram(dram_ras_n),
// SDRAM Row Address Strobe289
.zs_we_n_from_the_sdram(dram_we_n),
// SDRAM Write Enable290
// the_trisate_bridge_flash_avalon_slave291
.address_to_the_cfi_flash({oFLASH_A[21:0], FLASH_16BIT_IP_A0}), // FLASH Address bus 26 Bits292
.data_to_and_from_the_cfi_flash({FLASH_DQ15_AM1, FLASH_DQ}),
// FLASH Data bus 15 Bits (0 to 14)293
.read_n_to_the_cfi_flash(oFLASH_OE_N),
// FLASH Output Enable294
.select_n_to_the_cfi_flash(oFLASH_CE_N), // FLASH Chip Enable295
.write_n_to_the_cfi_flash(oFLASH_WE_N),
// FLASH Write Enable296
// the_tristate_bridge_ssram_avalon_slave297
.address_to_the_ssram({oSRAM_A[17:0], SRAM_DUMMY_ADDR}), // SRAM Address bus 21 Bits298
.adsc_n_to_the_ssram(oSRAM_ADSC_N),
// RAM Controller Address Status
.bw_n_to_the_ssram(oSRAM_BE_N),
// SRAM Byte Write Enable300
.bwe_n_to_the_ssram(oSRAM_WE_N),
// SRAM Write Enable301
.chipenable1_n_to_the_ssram(oSRAM_CE1_N),
// SRAM Chip Enable302
.data_to_and_from_the_ssram(SRAM_DQ),
// SRAM Data Bus 32 Bits303
.outputenable_n_to_the_ssram(oSRAM_OE_N),
// SRAM Output Enable304
// the_uart305
.cts_n_to_the_uart(oUART_CTS),
// UART Clear To Send306
.rts_n_from_the_uart(iUART_RTS), // UART Requst To Send307
.rxd_to_the_uart(iUART_RXD),
// UART Receiver308
.txd_from_the_uart(oUART_TXD),
// UART Transmitter309
// the_seg7
.avs_s1_export_oHEX_from_the_seg7({oHEX7_DP, oHEX7_D, oHEX6_DP, oHEX6_D, oHEX5_DP, 311
oHEX5_D, oHEX4_DP,oHEX4_D, oHEX3_DP, oHEX3_D, oHEX2_DP, oHEX2_D, oHEX1_DP, oHEX1_D,312
oHEX0_DP, oHEX0_D})
// 7-SEG Dispaly313 314 );315 316 endmodule
2 (C) OOMusou 2008
4 Filename
: hello_world.c 5 Compiler
: Nios II gcc 6 Description : Demo how to display 7 seg. on DE2-70 7 Release
: 10/20/ 8 */ 9 #include &stdio.h&10 #include &system.h&11 #include &unistd.h& // usleep()12 #include &SEG7.h&
// SEG7_Hex()13 14 int main() {15
for(i = 0; i &= 100; i++)
usleep(1 * 1000 * 1000);19
SEG7_Decimal(i, 0x10);20
usleep(1 * 1000 * 1000);
SEG7_Decimal(i, 0x10);
上海软件开发公司业务部：黄浦区重庆北路211号602室 | 上海软件开发公司技术部：松江区天云路259号| 上海软件开发公司综合部：松江区南期昌路346弄50号401室
Copyright &
All Rights Reserved
电话：021- &传真:
说的太好了，我顶！
Copyright & 2014
Corporation, All Rights Reserved
Processed in 3.6009 second(s), 5 db_queries,
1 rpc_queries}