数电复习题有标准答案
一、填空题
1.二进制数是以为基数的计数体制，十进制数是以的计数体制，十六进制数是以
为基数的计数体制。
2.二进制数只有两个数码，其计数的基数是，加法运算进位关系为
3.十进制数转换为二进制数的方法是：整数部分是法，小数部分用
4.十进制数（23.76）转换为二进制数为
，8421BCD码
(BCD ，余三码为
(01001)余3BCD
5.二进制数转换为十进制数的方法为
6.将二进制数（1011011）表示为加权系数之和的形式×1
7.格雷码的特点是
不同，其余各位
同，其余代码都相同
8.数字电路主要是输出与输入之间的路 。
二、判断题。
1.二进制数是以2为基数的计数体制（√）
2.二进制数的权值是10的幂。（×）
3.十进制数整数转换为二进制数的方法是采用“除2取余法”（ √）
4.BCD码是用4位二进制数表示1位十进制数。（√）
5.二进制数转换为十进制数的方法是各位加权系数之和。（√）
6.模拟电路又称逻辑电路。（×）
7.余3BCD码是用3位二进制数表示1位十进制数。（×）
8.二进制数整数最低位的权值为2。（×）
三、选择题。
1.1010的基数是（B）
2.下列数中，不是余3码的是（D）
3.二进制数最低位的权值是（B）
4.十进制数的权值是（A）
5.二进制数的权值为（B）
6.在二进制计数系统中每个变量的取值为（A）
7.十进制计数系统包含（B）
A 六个数字
B 十个数字
C 十六个数字
D 三十二个数字
8.（BCD对应的十进制数为（B）
一、填空题。
1.逻辑变量和逻辑函数只有两种取值，它们仅代表两种相反的逻辑状态。
2.描述逻辑函数值与对应变量取值关系的表格叫
3.基本逻辑关系有三种，它们是，，。
4.常用的复合逻辑运算有
5.与或逻辑函数的标准表达式是
6.逻辑函数Y=AB’+(A’B)’的反函数是，对偶式是。
7.摩根定律的两种形式是互为。
8.最简与或式的标准是逻辑式中的最少；每个乘积项中的
9．逻辑函数常用的化简方法有。
10、逻辑函数中任意二个最小项之积为
二、判断题。
1.逻辑函数的标准与或式又称最小项表达式，它是惟一的。（√）
2.列逻辑函数真值表时，若变量在表中的位置变化，就可以列出不同的真值表。（×）
3.无论变量如何取值，几个最小项之和都是零，则这几个最小项须是无关项。（√）
4.卡诺图化简逻辑函数的本质就是合并相邻最小项。（√）
三、选择题。
1.逻辑函数Y=AB的反函数是（D）
C Y=(AB)’
DA,B,C都是
2..逻辑函数Y1=AB和Y2=A⊙B满足（D）
A Y1与Y2互为反函数
B Y1与Y2互为对偶式
C Y1与Y2相等
D Y1和Y2既互反也对偶
3.n个变量最小项的个数共有（C）
C 2的n次方
D 2的n次方减1
4.使逻辑函数Y=(A+BC’)’(A+B)为1的变量取值是（C）
5.函数Y1=AB+BC+AC与Y2=A’B’+B’C’+A’C’(D)
A 互为对偶式
B 互为反函数
D A,B,C都不对
一、填空题
1、组合逻辑电路的特点是输出状态只于
输入信号有关 ，与电路原有状态
无关 ，其基本单元电路是 门电路
2、编码器按功能的不同分为三种： 二进制编码器 、 二-十进制编码器 、 优先编码器 。
3、译码器按功能的不同分为三种：二进制译码器
、 二-十进制译码器 、 显示译码器
4、输入3位二进制代码的二进制译码器应有
8 个输入端，共输出
8 个最小项。
5、8选1数据选择器在所有输入数据都为1时，其输出标准与或表达式共有
个最小项。
6、全加器有三个输入端，它们分别为 被加数 ， 加数
和 相邻低位进数位
；输出端有两个，分别为
本位和 、 进位数
7、数值比较器的功能是 用以比较二组二进制数的大小或相等
8、在组合逻辑电路中，消除竞争冒险现象的主要方法有：
加选通脉冲
加封锁脉冲 、 输出端接滤波电容 、 修改设计增加冗余项 。
二、判断题（正确的题在括号内填“√”，错误的题填“×” ）
1、门电路是最简单的组合逻辑电路。
2、组合逻辑电路全部由门电路组成。
3、数据选择器用以将一个输入数据分配到多个指定输出端上的电路。
4、显示译码器CC14547既可用以驱动半导体数码显示器，也可用以驱动液晶显示器。
5、数值比较器是用于比较两组二进制数大小或相等的电路。
6、加法器是用于对两组二进制数进行比较的电路。
7、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。
三、选择题（将正确的答案填入括号内）
1、二―十制编码器的输入信号应有
2、输入为n位二进制代码的译码器输出端个数为
3、8位串行进位加法器由
A、8个全加器组成
B、8个半加器组成
C、4个全加器和4个半加器组成
D、16个全加器组成
4、从多个输入数据中选择其中一个输出的电路是
A、数据分配器 B、数据选择器C、数值比较器 D、编码器
5、能对二进制数进行比较的是
A、数据分配器 B、数据选择器C、数值比较器 D、编码器
6输出低电平有效的二―十进制译码器输出Y5’=0时它的输入代码为（A ）
第五章自我检测题
一，填空题
1. 触发器具有_两个_稳定状态，其输出状态由触发器的___输入信号__和__原有_状态组成。
2. 基本RS触发器有_置0_，_置1__ ,_保持三种可使用的功能。对于有与非门组成的基本RS触发器，在RD’=1.SD’=0时，触发器 保持原状态;在
RD’=1,SD’=1时，触发器 _置0_ ;在RD’=0时.SD’=1时，触发器_；不允
许RD=0，SD’=0存在，排除这种情况出现的约束条件是__R + S_=1_____.
3. 由或非门组成的基本RS触发器在RD=0，SD=1时，触发器___置1___;在
RD=1.SD=0时，触发器_置0__;在RD=0,SD=0时，触发器 保持原状态 ;不允许
RD=1，SD=1存在，排除这种情况出现的约束条件是_RDSD_=0 .
4. 边沿JK触发器具有__,_功能，其特性方程为=JQ + KQ_ .对于具有异步置0端RD’和置1端SD’的TTL边沿JK触发器，
在RD’=1，SD’=1，要使QN+1=(QN)’时，要求J为_高电平_.K为_高电平_;
如要求QN+1=QN时，则要求J为_低电平_.K为_低电平_;如要求QN+1=1时，要求J为__,K为_低电平_;如要求QN+1=0时，要求J为__,K为_电平.
5. 维持阻塞D触发器具有输入D和输出Q’相连后，则D触发器处于_计数_状态. 6. 特性表用以表示触发器的之间的关系。 二，判断题
1. 一个触发器可保存1位二进制。（√ ）
2. 由与非门组成的基本RS触发器可用RD’和SD’端输入的信号直接进行置0或置1.( √ )
3. 上升沿触发器在时钟脉冲CP=1期间，输出状态随信号变化。（× ）
4. 同步RS触发器在CP=1期间，输出状态随输入R.S端的信号变化。（√）
5. 上升沿JK触发器原状态为1，欲使其状态为0时，则在时钟脉冲CP上升沿到来前置J=
6. 同步ＪＫ触发器在时钟脉冲ＣＰ=１期间，Ｊ。Ｋ输入信号发生变化时，对输出Ｑ的状态不会有影响。
７.边沿ＪＫ触发器在时钟ＣＰ＝１期间，Ｊ.Ｋ输入信号发生变化时，输出Ｑ的状态随之变化。
８.维持阻塞Ｄ触发器在输入Ｄ=１时，输入时钟脉冲ＣＰ上升沿后，触发器只能翻到１状态。
三，选择题
１， 有与非门组成的基本ＥＳ触发器在输入ＲＤ，和ＳＤ’同时由０变１后，
触发器的输出状态为（D ）
Ｂ，１状态
Ｃ,状态不变
Ｄ，状态不定
２有与非门组成的同步ＲＳ触发器在ＣＰ=１时，输入Ｒ和Ｓ信号同时由１变为０时，输出状态为 ( D)
Ａ，０状态
Ｂ，１状态
Ｃ状态不变
Ｄ状态不确定
3维持阻塞Ｄ触发器在时钟脉冲ＣＰ上升沿到来前Ｄ=１，而在ＣＰ上升沿以后Ｄ变为０，则触发器状态为（B ）
D状态不确定
4下降触出发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变为J=0，K=1，则触发器状态为
Ａ,０状态 Ｂ，１状态 Ｃ状态不变 Ｄ状态不确定
５,４个边沿ＪＫ触发器组成的二进制计数器最多能计 （B ）
A,0至7个数
B,0至15个数
C，0至9个数 D，0至16个数
6，下降触发器边沿JK触发器CT74LS112的RD’=1，SD’=1，且 J=1，K=1时，如时钟脉冲CP输入频率为110KHZ的方波，则Q端输出脉冲的频率为 （B ）
7要将下降沿边沿JK触发器CT74LS112输出Q置为高电平1时，输入为
A,J=1，K=1，RD’=1，SD’=1，输入CP正跃变
联系客服：cand57</&&&&&&看数电——与函数无关的最小项称为无关项，无关项是约束项和任意项的总称。因为无关所以变得简单，那生活呢，生活里能不能都变成无关项。就像圈卡诺图一样，全部化简，不再烦琐。
&&&&&&心情总是down到谷底，越来越容易受到别人的影响变得糟糕起来，然后各种坏情绪堆积在心头，不敢说话，怕说出来就是错。难过的时候我总是不喜欢说话，一句也不说，因为真的不会生气，不知道怎么发脾气，只能呆着不说话。
&&&&&&习惯了每天不在乎很多很多事情，习惯了自己要让自己开心不去想什么。可是受到这种毒素的波及心里的烦躁与偏执已经达到了临界点。有时候我总是觉得那些坏脾气，坏情绪，那些病态的心里都像一只关在我心里笼子的狂兽，不放它们出来，死死守住不敢放出来。很多很多人都说我很快乐，每天没心没肺乐个不停。我只是怕我的不开心让我失去所有的人，我只是怕我一不留神把他们放出来却不知道怎么收进去，学不会。
&&&&&&也许我应该重新回去学学淡定。知道什么才是自己想要的，什么才是自己的路。才不会在乎别人的话语，别人的情绪，别人的故事，然后迷失自己。要知道自己应该保留什么，要知道自己的进度，要知道不管别人比我强多少，我都不应该在别人的脚步里看不清自己的路，我该知道自己怎么做才能让自己一步一步变得更好啊。
&&&&&壁立千仞，无欲则刚，是这个意思吗？
&&&&&一遍一遍告诉自己，做自己，不后悔诚实的做自己。
&&&&&最近很喜欢一句话：心有猛虎，细嗅蔷薇；盛宴之后，泪流满面。
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。人人文库美如初恋！
资源预览需要最新版本的Flash Player支持。 您尚未安装或版本过低,建议您
1数字逻辑基础习题解答1自我检测题［T1.1］（101）2（137.32）8（5F.68）10［T1.2］（26.125）10（）2（1A.2）16［T1.3］（499）10（）8421BCD。［T1.4］（5.14）10（0）8421BCD［T1.5］（21BCD（93）10［T1.6］基本逻辑运算有与、或、非3种。［T1.7］两输入与非门输入为01时，输出为1。［T1.8］两输入或非门输入为01时，输出为0。［T1.9］当变量ABC分别为100时，ABBC____0_，（AB）（AC）__1____，（AB）AB____0______。［T1.10］描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。［T1.11］用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫逻辑表达式。［T1.12］逻辑变量和逻辑函数只有0和1两种取值，而且它们只是表示两种不同的逻辑状态。［T1.13］约束项是不会出现的变量取值所对应的最小项，其值总是等于0。［T1.14］逻辑函数表达式F（AB）（ABC）（ABCD）E，则其对偶式F/__（ABABC（AB）（CD））E。［T1.15］写出函数ZABC（ABC）（AC）的反函数Z））（（CABCACBA。［T1.16］函数DBABY的最小项表达式为Y∑m（1，3，9，11，12，13，14，15）。（列真值表）［T1.17］ABDECABCY的最简与或式为YCAB。［T1.18］下列各组数中，是6进制的是。（A）14752（B）62936（C）53452（D）37481［T1.19］十进制数62对应的十六进制数是。（A）（3E）16（B）（36）16（C）（38）16（D）（3D）16［T1.20］下列四个数中与十进制数（163）10不相等的是。（A）（A3）16（B）（（C）（）8421BCD（D）（）8［T1.21］已知二进制数，其对应的十进制数为。（A）202（B）192（C）106（D）92［T1.22］十进制数78所对应的二进制数和十六进制数分别为。（A）1100001B，61H（B）1001110B，4EH（C）1100001B，C2H（D）1001110B，9CH［T1.23］和八进制数（166）8等值的十六进制数和十进制数分别为。PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答2（A）76H，118D（B）76H，142D（C）E6H，230D（D）74H，116D［T1.24］十进制数118对应的16进制数为。（A）76H（B）78H（C）E6H（D）74H［T1.25］和二进制数（.001）2等值的十六进制数是。（A）（337.2）16（B）（637.1）16（C）（（D）（C37.4）16［T1.26］下列数中最大数是。（A）（）2（B）（12F）16（C）（301）10（D）（21BCD［T1.27］用0、1两个符号对100个信息进行编码，则至少需要。（A）8位（B）7位（C）9位（D）6位［T1.28］相邻两组编码只有一位不同的编码是。（A）2421BCD码（B）8421BCD码（C）余3码（D）格雷码［T1.29］下列几种说法中与BCD码的性质不符的是。（A）一组4位二进制数组成的码只能表示一位十进制数（B）BCD码是一种人为选定的09十个数字的代码（C）BCD码是一组4位二进制数，能表示十六以内的任何一个十进制数（D）BCD码有多种［T1.30］一只四输入端与非门，使其输出为0的输入变量取值组合有种。（A）15（B）8（C）7（D）1［T1.31］一只四输入端或非门，使其输出为1的输入变量取值组合有种。（A）15（B）8（C）7（D）1［T1.32］下列逻辑代数式中值为0的是。（A）A⊕A（B）A⊕1（C）A⊕0（D）AA⊕［T1.33］与逻辑式YZZYXY相等的式子是。（A）XYY（B）Y（C）ZYXY（D）YZZY［T1.34］与逻辑式ABCA相等的式子是。（A）ABC（B）1BC（C）A（D）BCA［T1.35］与逻辑式BCAABC相等的式子是。（A）ABC（B）A（C）BCA（D）BCABC［T1.36］下列逻辑等式中不成立的有。（A）CABABCA（B）1BABAAB（C）1ABBA（D）BDAABDA［T1.37］下列逻辑等式中不成立的是。（A）BABA（B）BAAB（C）BAABA（D）AABA［T1.38］若已知YXYYZZYXY，判断等式ZYZYYXYYX成PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答3立的最简单方法是依据以下规则（A）代入规则（B）对偶规则（C）反演规则（D）互补规则。［T1.39］逻辑函数CDBAF的反函数F。（A）DCAB（B）DCBA（C）DCBA（D）DCBA［T1.40］逻辑函数CBABF的对偶式F＇。（A）CBBA（B）CBBA（C）CBA（D）CBBA［T1.41］函数FABBC，使F1的输入ABC组合为。（A）ABC000（2）ABC010（3）ABC101（4）ABC110［T1.42］已知CDABCF，下列组合中，可以肯定使F0。（A）A0,BC1（B）B1，C1（C）C1，D0（D）BC1，D1［T1.43］在下列各组变量取值中，能使函数F（A，B，C，D）∑m（0，1，2，4，6，13）的值为l是。（A）1100（B）1001（C）0110（D）1110［T1.44］已知某电路的真值表如表T1.44所示，该电路的逻辑表达式为。（A）FC（B）FABC（C）FABC（D）都不是表T1.44ABCFABCF［T1.45］以下说法中，是正确的（A）一个逻辑函数全部最小项之和恒等于1（B）一个逻辑函数全部最大项之和恒等于0（C）一个逻辑函数全部最小项之积恒等于1（D）一个逻辑函数全部最大项之积恒等于1［T1.46］逻辑函数FA,B,CΣm0，1，4，6的最简与非与非式为。（A）ACBAF（B）CABAF（C）ACABF（D）CABAF［T1.47］布尔量A、B、C存在下列关系吗（1）已知ABAC，问BC吗为什么（2）已知ABAC，问BC吗为什么（3）已知ABAC且ABAC，问BC吗为什么PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答4（4）EBCDCEADBCDEEBECADCCBBDCAB（5）最小项m115与m116可合并。（1），因为只要A1，不管B、C为何值，上式均成立。（2），不成立，因为只要A0，不管B、C为何值，上式均成立。（3）√，当A0时，根据ABAC可得BC当A1时，根据ABAC可得BC。（4）√CDEEBECADCCBBDCABCDEEBECADCBDCBCDEEBECADCBDEBECADCBD（5）BB逻辑不相邻习题［P1.1］用4位循环码表示0、1、2、、8、9十个数，要求相邻两个数（例2与3或9与0）都只有一位代码是不同的。固定用0000四位代码表示数0，试写出三种循环码表示形式。解ABCDABCDABCD［P1.2］列出逻辑函数BCBAY的真值表。解CBACBACBABACBBABCBABCBAY?）（PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答5ABCY［P1.3］用公式法证明ACCBBAACCBBA解），，，，，（6543211mCBABCACBACABCBACBAACCBBAY），，，，，（6543212mCBACABCBACBACBABCAACCBBAY∴Y1Y2［P1.4］如果存在某组基本运算,使任意逻辑函数f（x1，x2，xn）均可用它们表示，则称该组基本运算组成完备集。已知与、或、非三种运算过程完备集，试证明与、异或运算组成完备集。解将异或门的其中一输入端接高电平即转化为非门，与门和非门又可以构成或门。［P1.5］已知逻辑函数CBCABABCF，求最简与或式、与非与非式、最小项表达式。解最简与或式CBABCBCABABCF与非与非式CBABCBABF?最小项之和CBACABABCF［P1.6］试用与非门实现逻辑函数LABBC。解BCABBCABL逻辑电路图［P1.7］写出如图P1.7所示逻辑电路的与或表达式，列出真值表。PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答6B图P1.7图P1.8（图要改）解BABABAABBABAABBABAF⊕ABF［P1.8］写出如图P1.8所示逻辑电路的与或表达式，列出真值表。解表达式BCACBACBABCACBABACBBABAF真值表ABCF［P1.9］用公式法化简逻辑函数CDBACBCAABF。解CBCAABCDBACBCAABFCABCABABCBAAB）（［P1.10］用公式化简法化简逻辑函数DDCCBCAABF。解DDCCBCAABFDCCBCAAB1DCCABDCABCAB［P1.11］证明不等式DACBABCDBABCCA≠。解令DBABCCAY1PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答7DACBABCY2当D0时，BABCCAY1，ACBABCY2列出函数真值表ABCY1Y11111从真值表可知Y1≠Y2［P1.12］试用卡诺图法将逻辑函数化为最简与或式（1）F（A，B，C）∑m（0，1，2，4，6）（2）F（A，B，C）∑m（0，1，2，4，5，7）（3）F（A，B，C）∑m（1，3，4）∑d（5，6，7）（4）F（A，B，C，D）∑m（4，5，6，7，8，9，10，11，12，13）（5）F（A，B，C，D）∑m（5，6，7，8，9）∑d（10，11，12，13，14，15）（6）F（A，B，C，D）∑m（0，2，4，5，6，7，12）∑d（8，10）（7）L（A、B、C、D）∑m（5、7、13、14）∑d（3、9、10、11、15）。解（1）ABCFCBAF（2）PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答8A0BCFACCABCBAF,,（3）ABCFCAC,B,AF（4）AB00CD10F1111CBBABAF（5）AB00CD10FBCBDAF（6）PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答9（6）AB00CD10F00DBBADCDCBAF,,,（7）100ABCDLACBDL［P1.13］将下列逻辑函数化简成最简与或表达式?????0DCCDDCBABCDADCBY解AB00CD10YADBDY［P1.14］有两个函数FABCD、GACDBC，求MFG及NFG的最简与或表达式。解画出F和G的卡诺图如下PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答10函数在进行与或运算时，只要将图中编号相同的方块，按下述的运算规则进行运算，即可求得它们的逻辑与、逻辑或等函数。其运算规则如表所示。．BCDACDABCMCDBCABN［P1.15］有两个函数，F1（A，B，C，D）∑m（0，2，7，8，10，13）∑d（1，4，9），F2（A，B，C，D）∏M（1，2，6，8，10，12，15）∏D（4，9，13），其中m、M表示最小项和最大项，d、D表示无关项，试用卡诺图求（1）P121FF?的最简与或表达式（2）P21F⊕2F的最简或与表达式。解先将F2转化为最小项之和的形式08621dddmmmmmmmDMDCBAFΠ?Π），，（），，，，，，（），，，（），，（），，，，，（），，，（2dmdddmmmmmmDCBAFΣΣ画出F1和F2的卡诺图PDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答11画出P1和P2的卡诺图CBADCDCAP1BCABCDDCBDCAP2［P1.16］根据图P1.16所示波形图，用原变量和反变量（1）写出逻辑关系表达式Zf（A，B，C）（2）将上述表达式简化成最简与或非表达式（3）把上述表达式简化成最简或非或非表达式。图P1.16解根据波形图列出真值表ABCZPDF文件使用pdfFactoryPro试用版本创建1数字逻辑基础习题解答11CAABZBACA或非或非表达式BACA??与或非表达式P1.17若两个逻辑变量X、Y同时满足XY1和XY0，则有YX。利用该公理证明ADDCCBBADCBAABCD。证∵0ABCDABCDABBCCDDA且ABCDABCDABBCCDDAACDACDABBCCDDAACACABBCCDDAACDACDACABBCCDACDACACABBCDACAABBCAAB1CB1∴原等式成立。PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答1自我检测题［T2.1］CMOS传输门可以用来传输数字信号或模拟信号。［T2.2］CMOS门电路的静态功耗很低。随着输入信号频率的增加，功耗也会增加。［T2.3］TTL与非门多余输入端的处理方法是接高电平，接电源，与其他引脚连在一起或悬空。［T2.4］TTL或非门多余输入端的处理方法是接低平，接地，与其他引脚连在一起。［T2.5］TTL与非门输出端采用推拉式输出的主要作用是提高速度，改善负载特性。［T2.6］TTL与非门的灌电流负载发生在输出低电平情况下，负载电流越大，则输出电平越高。［T2.7］在TTL门电路中，输出端能并联使用的电路有OC门和三态门［T2.8］三态逻辑门有三3种状态0态、1态和高阻态。［T2.9］当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。［T2.10］OC门在使用时输出端应接上拉电阻和电源。［T2.11］OC门和三态门有什么特点在使用中应注意什么解OC门可以线与，使用时应加上拉电阻。三态门输出有3种状态0态、1态、高阻态。当使能端电平有效时，处于工作态当使能端无效时，输出高阻态。挂在同一条总线上的三态门在任何时刻只能有一个门处于工作态。［T2.12］当CMOS和TTL两种门电路互连时，要考虑哪几个电压和电流参数这些参数应满足怎样的关系解VOH（min）≥VIH（min）VOL（max）≤VIL（max））max（OHI≥nIIH（max）IOL（max）≥m）（maxILI［T2.13］对CMOS门电路，以下说法是错误的（A）输入端悬空会造成逻辑出错（B）输入端接510kΩ的大电阻到地相当于接高电平（C）输入端接510Ω的小电阻到地相当于接低电平（D）噪声容限与电源电压有关［T2.14］已知图T2.14所示，各MOSFET管的TV2V，若忽略电阻上的压降，则电路中的管子处于导通状态。PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答2（A）（B）（C）（D）图T2.14［T2.15］若将一个TTL异或门（设输入端为A、B）当作反相器使用，则A、B端应连接。（A）A或B中有一个接高电平1（B）A或B中有一个接低电平0（C）A和B并联使用（D）不能实现。［T2.16］对LSTTL与非门电路，以下说法是错误的（A）输入端悬空会造成逻辑出错（B）输入端接510kΩ的大电阻到地相当于接高电平（C）输入端接510Ω的小电阻到地相当于接低电平（D）输入端接低电平时有电流从门中流出［T2.17］某集成电路芯片，查手册知其最大输出低电平VOL（max）0.5V，最大输入低电平VIL（max）0.8V，最小输出高电平VOH（min）2.7V，最小输入高电平VIH（min）2.0V，则其低电平噪声容限VNL。（A）0.4V（B）0.6V（C）0.3V（D）1.2V［T2.18］TTL与非门的低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N。（A）8（B）10（C）40（D）20［T2.19］设图T2.19所示电路均为CMOS门电路，实现BAF功能的电路是。（A）（B）（C）（D）图T2.19［T2.20］设图T2.20所示电路均为LSTTL门电路，能实现AF功能的电路PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答3是。EN（A）（B）（C）（D）图T2.20［T2.21］如图T2.21所示LSTTL门电路，当EN0时，F的状态为。（A）BAF（B）BAF（C）ABF（D）BAFABENENF图T2.21［T2.22］OC门组成电路如图T2.22所示，其输出函数F为。（A）BCABF（Ｂ）BCABF（Ｃ）CBBAF（Ｄ）BCABF?ABCF5V图T2.22习题［P2.1］分别写出如图P2.1（a）（b）所示电路的逻辑表达式，说明是什么逻辑电路。PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答4（a）（b）图P2.1解（1）BAY（2）BAY?［P2.2］分析如图P2.2（a）、（b）所示电路的逻辑功能，写出电路输出函数S的逻辑表达式。ABBB（a）（b）图P2.2解（1）ABS输出S都是A和B的异或函数，即BAS⊕（2）ABS000PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答输出S都是A和B的异或函数，即BAS⊕［P2.3］双互补对与反相器引出端如图P2.3所示，试将其分别连接成（1）三个反相器（2）3输入端与非门（3）3输入端或非门（4）实现逻辑函数）（BACL（5）一个非门控制两个传输门分时传送。图P2.3解（1）（2）（3）PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答6（4）（5）1112910VDDVDDVDDVSSVSSVSSVDDCY1X1X2Y2［P2.4］已知电路如图P2.4所示，写出F1、F2、F3和F与输入之间的逻辑表达式。PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答7图P2.4解ABF1，CDF2，CDABF3，CDABF［P2.5］分析如图P2.5所示电路的逻辑功能，指出是什么门。图P2.5解电路为OC输出的同或门［P2.6］图P3.6中G1、G2、G3为LSTTL门电路，G4、G5、G6为CMOS门电路。试指出各门的输出状态（高电平、低电平、高阻态）。PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答8≥1≥1G15V20ΩY15V3.6V0.3VG2Y2ENG410kΩVDDY410kΩVDDG5Y5VDDG6Y610kΩY3G35V图P2.6解Y1高电平，Y2高阻态，Y3低电平，Y4高电平，Y5低电平，Y6低电平［P2.7］图P2.7（a）所示为LSTTL门电路，其电气特性曲线如图P2.7（b）所示。请按给定的已知条件写出电压表的读数（填表P3.7）。假设电压表的内阻≥100kΩ。（a）（b）图P2.7（注意，曲线图中应为1.1V）表P3.7ABCK电压表读数/V断开断开闭合闭合解ABCK电压表读数（V）000断开0PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答闭合闭合闭合4.31.10.2［P2.8］电路如图P2.8所示，G1、G2均为TTL门电路，其输出高电平VOH3.6V，输出低电平VOL0.3V，最大允许拉电流IOHmax0.4mA，最大允许灌电流IOLmax30mA，三极管T导通时VBE0.7V，饱和时VCES0.3V，发光二极管正向导通时压降VD1.4V。（1）当输入A、B、C、D取何值时，VD有可能发光（2）为使T管饱和，T的β值应为多少≥12TBA＆COhm0k1Ohm.2k0BRCRV5DDVG1G2图P2.8解（1）要使发光二极管VD发光必须使T管饱和导通，要使使T管饱和导通，必须使G1输出高电平，G2输出低电平，即AB0，CD1，因此，当且仅当ABCD0011时，VD才可能发光。（2）为使三极管导通时进入饱和状态，三极管β的选择必须满足IB≥IBS，式中BOLBEOHBRVVVI--COLCESDCCBSRVVVVIb---代入给定数据后，可求得β≥75。［P2.9］写出如图P2.9所示各电路的输出函数表达式。PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答10图P2.9解BAF1BCAF2CDABF3ENCDENABF4［P2.10］如图P2.10所示逻辑电路能否实现所规定的逻辑功能如能的在括号内写Y，错的写N。图P2.10???CALBCLB1110时，时，（）L2ABCD（）解Y，N［P2.11］如图P2.11所示逻辑电路能否实现所规定的逻辑功能如能的在括号内写Y，错的写N。图P2.11CDABL?1（）?????CLBACLB2210时，时，（）解N，N［P2.12］有一门电路内部电路如图P2.12所示，写出Z的真值表，画出相应的逻辑符号。解真值表AENZ00001高阻10111高阻PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答11逻辑符号ENENAZ［P2.13］判断如图P2.13所示电路的逻辑功能，画出其逻辑符号。图P2.12图P2.13解A、B为电路输入变量，F为输出变量，只要列出真值表，就可判断其逻辑功能。ABY高阻1高阻0ENBAY［P2.14］由三态门构成的总线传输电路如图P2.14所示，图中n个三态门的输出接到数据传输总线，D0、D1、、Dn1为数据输入端，0CS、1CS、、1-nCS为片选信号输入端。试问（1）片选信号应满足怎样的时序关系，以便数据D0、D1、、Dn1通过总线进行正常传输（2）如果片选信号出现两个或两个以上有效，可能发生什么情况（3）如果所有的信号均无效，总线处在什么状态0CS1CS1nCS图P2.14解（1）片选信号任何时刻只能有一个为低电平PDF文件使用pdfFactoryPro试用版本创建2集成门电路习题解答12（2）总线冲突。（3）高阻态。P2.15图P2.15中，LSTTL门电路的输出低电平VOL≤0.4V时，最大负载灌电流IOL（max）≤8mA，输出高电平时的漏电流IOZ≤50μACMOS或非门的输入电流可以忽略不计。如果要求Z点（即或非门的输入端）高、低电平VIH≥4V、VIL≤0.4V，请计算上拉电阻RC的选择范围。RCZ15VCMOS图P2.17解（1）当Z点输出高电平时，应满足下式5VRCIOZ≥4VRC≤610501-≤20kΩ（2）当Z点输出高电平时，应满足下式5VRCIOL（max）≤0.4VRC≥31084.05--≥5.7kΩ∴5.7kΩ≤RC≤20kΩPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答1自我检测题［T3.1］组合逻辑电路任何时刻的输出信号，与该时刻的输入信号无关，与电路以前的输入信号无关。［T3.2］在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象称为竞争冒险。［T3.3］8线3线优先编码器74LS148的优先编码顺序是7I、6I、5I、、0I，输出2Y1Y0Y。输入输出均为低电平有效。当输入7I6I5I0I为时，输出2Y1Y0Y为010。［T3.4］3线8线译码器74LS138处于译码状态时，当输入A2A1A0001时，输出07YY。［T3.5］能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。［T3.6］实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。［T3.7］根据需要选择一路信号送到公共数据线上的电路叫数据选择器。［T3.8］一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果YA＞B、YA＝B和YA＜B，则YA＞B的逻辑表达式为BA。［T3.9］下列电路中，不属于组合逻辑电路的是。（A）译码器（B）全加器（C）寄存器（D）编码器［T3.10］译码器74LS138的使能端321SSS取值为时，处于允许状态。（A）011（B）100（C）101（D）010［T3.11］在二进制译码器中，若输入有4位代码，则输出有个信号。（A）2（B）4（C）8（D）16［T3.12］组合逻辑电路中的险象是由于引起的。（A）电路未达到最简（B）电路有多个输出（C）电路中的时延（D）逻辑门类型不同［T3.13］用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的（A）在输出级加正取样脉冲（B）在输入级加正取样脉冲（C）在输出级加负取样脉冲（D）在输入级加负取样脉冲［T3.14］比较两位二进制数AA1A0和BB1B0，当A＞B时输出F1，则F表达式是。（A）11BAF（B）0101BBAAF（C）001111BABABAF⊕（D）0011BABAFPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答2习题［P3.1］分析图P3.1所示组合电路的功能，要求写出逻辑表达式，列出其真值表，并说明电路的逻辑功能。图P3.1解COABBCACACBCABCBAABCCOCBAABCS）（）（真值表ABCSCO1111电路功能一位全加器，S是相加的和，CO是进位［P3.2］已知逻辑电路如图P3.2所示，试分析其逻辑功能。PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答3图P3.2解ABCP1ABCBBPP12ABCAAPP13ABCCCPP14432PPPFABCCABCAABCBABCCABCAABCBCBAABCCBACBACABCBACBABCACBACBA真值表为从真值表看出，ABC000或ABC111时，F0，而A、B、C取值不完全相同时，F1。故这种电路称为不一致电路。［P3.3］某组合逻辑电路如图P3.3所示（1）写出函数Y的逻辑表达式（2）将函数Y化为最简与或式（3）用与非门画出其简化后的电路。ABCFPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答4解ACABABCCABCBAYACABACABY?BACY［P3.4］试分析如图P3.4所示逻辑电路的功能，写出逻辑表达式和真值表。P3.3图P3.4解CBAS⊕⊕BCACABBCACBAABBABACABBACABCO⊕）（）（［P3.5］与非门组成的电路如图P3.5所示（1）写出函数Y的逻辑表达式（2）将函数Y化为最简与或式（3）用与非门画出其简化后的电路。BP3.5解ACY1PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答5BY2BCY3BACBYY14CBBCBYYY325BCACCBBACYYY546DBCDYY37DBCACDBCACDBCBCACDBCBCACYYY76BCADY［P3.6］根据图P3.6所示4选1数据选择器，写出输出Z的最简与或表达式。DC图P3.6图P3.7解CACABCABBABCABAZ［P3.7］由4选1数据选择器和门电路构成的组合逻辑电路如图P3.7所示，试写出其输出E逻辑函数表达式，并化简。解DCCADABCDCBACDBACDBAE［P3.8］由4选1数据选择器构成的组合逻辑电路如图P3.8所示，请画出在输入信号作用下，L的输出波形。PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答6CEN图P3.8解4选1数据选择器的逻辑表达式为DAADAADAADAAY将A1A，A0B，D01，D1C，CD2，D3C代入得ABCCBABCACBACBAABCCBABCABAY根据表达式可画出波形图CABL［P3.9］已知用8选1数据选择器74LS151构成的逻辑电路如图P3.9所示，请写出输出L的逻辑函数表达式，并将它化成最简与或表达式。74LS151A0A1A2D0D1D2D3D4D5D6D7EYYABC01F图P3.9解（1）写出逻辑函数表达式CBACBACBALPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答7（2）用卡诺图化简A0BCLCBBAL［P3.10］图P3.10所示是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式。图P3.1解PMQNQMNPQMNNMQZ）（）（MQPNQPMNPQMNPNMQQPNPNQ［P3.11］写出图P3.11所示电路的逻辑函数，并化简为最简与或表达式。PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答8图P3.11解由图（a）写出逻辑函数并化简，得CAACABCCBACBACBAYYYYYYYYL［P3.12］电路如图P3.12所示，图中①⑤均为2线4线译码器。（1）欲分别使译码器①④处于工作状态，对应的C、D应输入何种状态（填表P3.121）（2）试分析当译码器①工作时，请对应A、B的状态写出1310YY的状态（填表P3.122）（3）说明图P3.12的逻辑功能。表P3.121表P3.122C、D应输入的状态处于工作状态的译码器CDAB10Y11Y12Y13Y①00②01③10④11②13Y12Y11Y10Y③23Y22Y21Y20Y④33Y32Y31Y30Y①43Y42Y41Y40Y⑤Y0Y1Y2Y3Y0Y1Y2Y3Y0Y1Y2Y3Y0Y1Y2Y3A0A1SA0A1SA0A1SA0A1SY0Y1Y2Y3A0A1SBACD图P3.12解C、D应输入的状态处于工作状态的译码器CDAB10Y11Y12Y13Y①101101PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答9④逻辑功能由74LS139构成的4线16线译码器［P3.13］试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。要求列出真值表，写出逻辑函数表达式，画出逻辑图（输入变量允许有反变量）。解（1）真值表（2）ABCCBACBACBAABCCBACBACBAF???（3）逻辑图略［P3.14］已知X＝X2X1X0代表3位二进制数。设计一个组合电路，当X≥3时输出Y＝1，当X＜3时输出Y＝0。要求（1）列出真值表（2）求Y的最简与或表达式（3）完全用与非门画出电路图。解（1）列出真值表X2X1X0YX2X1X0Y）求最简与或式ABCFPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答XXXXXXF（3）电路图2XF1X0X［P3.15］4位二进制数E为E3E2E1E0，E≥0，没有符号位。请设计一个组合逻辑电路实现???≤≤其它或EEF的判别。解（1）真值表E3E2E1E0FE3E2E1E0F）表达式E2E1E0F0002123EEEEEF（3）电路图PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答11［P3.16］约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑电路实现上述表决电路。解（1）逻辑定义A、B、C、D分别代表约翰、简妮、乔和苏。F1表示去炸鸡店，F0表示去汉堡店。（2）真值表ABCDFABCDF）用卡诺图化简AB00CD10FFABACDBCD（4）逻辑图PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答12BCA＆＆≥1FD＆［P3.17］请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能（1）某一门开关接通，灯即亮，开关断，灯暗。（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗。（3）当三个门开关都接通时，灯亮。解设东门开关为A，南门开关为B，西门开关为C。开关闭合为1，开关断开为0。灯为Z，等暗为0，灯亮为1。根据题意列真值表如下ABCFABCF）画出卡诺图如图所示。（3）根据卡诺图，可得到该逻辑电路的函数表达式CBAABCCBACBACBAZ⊕⊕（3）根据逻辑函数表达式，可画出逻辑电路图如图所示。［P3.18］设计一个能被2或3整除的逻辑电路，其中被除数A、B、C、D是8421BCD编码。规定能整除时，输出L为高电平，否则，输出L为低电平。要求用最少的与非门实现。（设0能被任何数整除）解（1）真值表ABCDLABCDL11010PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答（2）用卡诺图图化简AB00CD10LCDAZB（3）逻辑图［P3.19］如图P3.19所示为一工业用水容器示意图，图中虚线表示水位，A、B、C电极被水浸没时会有信号输出，试用与非门构成的电路来实现下述控制作用水面在A、B间，为正常状态，亮绿灯G水面在B、C间或在A以上为异常状态，点亮黄灯Y面在C以下为危险状态，点亮红灯R。要求写出设计过程。图P3.19解（1）真值表ABCGYRPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答14（2）卡诺图化简A0BCYA0BCGBABAGACBACBY?A0BCRBCAGCRYR（3）逻辑图［P3.20］试用8选1数据选择器74LS151实现逻辑函数CABCBAACY。解ABCCABCBACABCBAACY连线图EY7D5D6D1D2D3D4D0D2A1A0AABCL［P3.21］试用8选1数据选择器74LS151实现逻辑函数LABAC。解567mmmABCCBAABCCABACABLPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答15ABCL0D1D2D3D0A1AYEN2A4D5D6D7D［P3.22］用8选1数据选择器74LS151设计一个组合电路。该电路有3个输入A、B、C和一个工作模式控制变量M，当M0时，电路实现意见一致功能（A，B，C状态一致时输出为1，否则输出为0），而M1时，电路实现多数表决功能，即输出与A，B，C中多数的状态一致。解MABCFMABCFCMABCBMABCAMABCCBAMMABCCMABCBMABCAMABCMCBAMF电路图EY7D5D6D1D2D3D4D0D2A1A0A［P3.23］用二个4选1数据选择器实现函数L，允许使用反相器。BCEDEFBAEDCBADECBAEDCBAEL解BCEDEFBAEDCBADECBAEDCBAELPDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答16BECADFDACDCADCAEBEBEB）（BECEBADFCDACDACDAEBEB）（电路图C［P3.24］设计一个8位符号a7a6a5a4a3a2a1a0的奇偶码校验电路，当信号具有奇数个0时，输出F1，否则F0。解aaaaaaaaF⊕⊕⊕⊕⊕⊕⊕［P3.25］某一组合电路如图P3.25所示，输入变量（A，B，D）取值为（0，1，0）为不可能发生输入组合。分析它的竞争冒险现象，如存在，则用最简单的电路改动来消除之。图P3.25解ACDCBCBAF卡诺图为PDF文件使用pdfFactoryPro试用版本创建3组合逻辑电路习题解答17DCAACDCBCBAF电路图为PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答1自我测验题［T4.1］图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。（A）SR0（B）SR1（C）SR0（D）SR1QQSR图T4.1图T4.2［T4.2］图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于置1状态，其RS?应为。（A）RS?00（B）RS?01（C）RS?10（D）RS?11［T4.3］有一T触发器，在T1时，加上时钟脉冲，则触发器。（A）保持原态（B）置0（C）置1（D）翻转［T4.4］假设JK触发器的现态Qn0，要求Qn10，则应使。（A）J，K0（B）J0，K（C）J1，K（D）JK1［T4.5］电路如图T4.5所示。实现AQQnn1的电路是。QQQQ（A）（B）（C）（D）图T4.5［T4.6］电路如图T4.6所示。实现nnQQ1的电路是。QQQQPDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答2（A）（B）（C）（D）图T4.6［T4.7］米里型时序逻辑电路的输出是。（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关［T4.8］穆尔型时序逻辑电路的输出是。（A）只与输入有关（B）只与电路当前状态有关（C）与输入和电路当前状态均有关（D）与输入和电路当前状态均无关［T4.9］用n只触发器组成计数器，其最大计数模为。（A）n（B）2n（C）n2（D）2n［T4.10］4位移位寄存器，现态为1100，经左移1位后其次态为。（A）（B）（C）（D）［T4.11］下列电路中，不属于时序逻辑电路的是。（A）计数器（B）全加器（C）寄存器（D）分频器［T4.12］下列功能的触发器中，不能构成移位寄存器。（A）SR触发器（B）JK触发器（C）D触发器（D）T和T＇触发器。［T4.13］一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（A）01011（B）01100（C）01010（D）00111［T4.14］一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过可转换为4位并行数据输出。（A）8ms（B）4ms（C）8us（D）4us［T4.15］图T4.15所示为某时序逻辑电路的时序图，由此可判定该时序电路具有的功能是。（A）十进制计数器（B）九进制计数器（C）四进制计数器（D）八进制计数器PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答3图T4.15习题［P4.1］写出D、T、T＇三种触发器的特性方程，然后将D触发器分别转化成T＇和T触发器，画出连线图。解D、T、T＇三种触发器的特性方程分别为DQ1nnn1nQTQTQn1nQQD触发器转换为T＇触发器和T触发器的连线图分别为CPQQD11CCPQQD11CT［P4.2］由或非门构成的基本SR锁存器如图P4.2所示，已知输入端S、R的电压波形，试画出与之对应的Q和Q的波形。SRQQQQSR1G2G图P4.2解QQDRDS［P4.3］由与非门构成的基本SR锁存器如图P4.3所示，已知输入端S、R的电压波形，试画出与之对应的Q和Q的波形。PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答4QQSRQQSR1G2G图P4.3解QQSR［P4.4］同步SR锁存器如图P4.4（a）所示，设初始状态为逻辑0，如果给定CP、S、R的波形如图P4.4（b）所示，试画出相应的输出Q波形。Q（a）（b）图P4.4解［P4.5］有一简单时序逻辑电路如图P4.5所示，试写出当C0和C1时，电路的状态方程Qn1，并说出各自实现的功能。PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答5图P4.5解当C0时，JX，KXnnnnnQXQXQKQJQ1为T触发器当C1时，JXXKXQKQJQnnn1为D触发器［P4.6］有一上升沿触发的JK触发器如图P4.6（a）所示，已知CP、J、K信号波形如图P4.6（b）所示，画出Q端的波形。（设Q的初始态为0）Q（a）（b）图P4.6解CPJKQ［P4.7］试画出图P4.7所示电路Q及Z端的波形（设触发器的初态为0）。图P4.7解PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答6CPQZ［P4.8］由边沿JK触发器和维持阻塞D触发器构成的电路如图P4.8（a）所示，各输入端波形如图P4.8（b），当各个触发器的初态为0时，试画出Q0和Q1端的波形，并说明此电路的功能。DR0Q1Q（a）（b）图P4.8解AB1Q2Q电路波形如左，它是一个单发脉冲发生器，A可以为随机信号，每一个A信号的下降沿后Q2端输出一个脉宽周期的脉冲。［P4.9］试画出如图P4.9所示时序电路在一系列CP信号作用下，Q0、Q1、Q2的输出电压波形。设触发器的初始状态为Q0。图P4.9解PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答7CP0Q1Q2Q［P4.10］电路和输入波形CP、A如图P4.10所示，设起始状态Q1Q000，试画出Q1、Q0、B、C的波形。1Q0Q图P4.10解CP0Q1QABC［P4.11］分析如图P4.11所示电路，（1）画出电路时序图（2）画出状态图（3）说明是几进制计数器。设各触发器的初态均为0。图P4.11PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答8解［P4.12］已知时序电路如图P4.12所示。要求（1）写出各触发器的驱动方程和状态方程。（2）画出电路的状态图。图P4.12解（1）驱动方程nQKJ100，111KJ（2）状态方程nnnnnnnQQQQQKQJQnnnnQQKQJQ）状态真值表nQ1nQ01nQ11nQ01101（4）状态转换图PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答91Q0Q［P4.13］分析如图P4.13所示同步时序逻辑电路的功能，写出分析过程。图P4.13解（1）驱动方程10QJ，10QK，01QJ，01QK（2）状态方程nnQQ110，nnQQ011（3）状态真值表nQ1nQ01nQ11nQ01110（4）状态转换图（5）功能采用格雷码的四进制计数器。［P4.14］电路如图P4.14所示，设各触发器的初始状态为0。请画出在输入信号作用下，对应的输出Q0、Q1的波形，并描述电路实现的功能。PDF文件使用pdfFactoryPro试用版本创建4时序逻辑电路习题解答10图P4.14解（1）波形图XCP0Q1Q（2）功能右移寄存器［P4.15］一逻辑电路如图P4.15所示，试画出时序电路部分的状态图，并画出在CP作用下24译码器74LS139输出0Y、1Y、2Y、3Y的波形，设Q1、Q0的初态为0。2线4线译码器的逻辑功能为当0EN时，电路处于工作状态，010AAY，011AAY，012AAY，013AAY。EN3Y2Y1Y0Y0Q1QCP0Y1Y2Y3Y图P4.15解（1）状态转换图1Q0Q（2）波形图PDF文件使用pdfFactoryPro试用版本创建
编号：548741 && 大小：5.81MB && 格式：PDF && 上传时间：
关&键&词： 贾立新 数字电路 课后 答案 谜底
温馨提示：
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。5. 人人文库网仅提供交流平台，并不能对任何下载内容负责。6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
& 人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
当前资源信息
浏览：84次
官方联系方式
客服手机：&&& 1:&&&
2:不支持迅雷下载,请使用浏览器下载&&&
3:不支持QQ浏览器下载,请用其他浏览器&&&
4:下载后的文档和图纸-无水印&&&
5:文档经过压缩，下载后原文更清晰&&&
&& && && && &&
copyright@
人人文库网网站版权所有 苏ICP备号-5}